


Metodologia del *Logical Effort*

- ❑ Data una **funzione logica** i *chip designer* si devono chiedere quale sia la miglior **topologia del circuito** → qui ci occuperemo solamente di **gate logici realizzati in tecnologia CMOS**
- ❑ Scelta la topologia bisogna dimensionare i transistori (che dimensioni fisiche devono avere? **Transistori con area molto grande avranno correnti di output grandi ma anche capacità di ingresso grandi!**)
- ❑ Come possiamo minimizzare il ritardo di un segnale che attraversa i gate logici?



1



Metodologia del *Logical Effort*

- La metodologia del **Logical Effort** consente di dare una prima risposta a queste domande in modo sistematico attraverso dei modelli **algebrici** relativamente **semplici** e **compatti**
- É un buon punto di partenza per valutare differenti tipi di *chip design* evitando approcci molto dispendiosi in termini di tempo e risorse

2

Invertitore CMOS


- Assumeremo caratteristiche statiche **simmetriche** (per massimizzare i margini di rumore)



- Per massimizzare N_{MH} voglio V_{IHmin} piccolo
- Per massimizzare N_{ML} voglio V_{ILmax} grande

$$\rightarrow V_{LT} = V_{DD}/2$$

3



Dobbiamo determinare le condizioni che portano a $V_{LT} = V_{DD}/2$

4

□ Affinché $V_{LT}=V_{DD}/2$ dobbiamo avere $\begin{cases} V_{Tn} = |V_{Tp}| = V_T \\ \beta_n = \beta_p \end{cases}$




DIMOSTRAZIONE

5


□ sappiamo che $\beta_n = \frac{W}{L} \beta'_n$ con $\beta'_n = \mu_n C_{ox}$

conducibilità intrinseca

dimensionamento S_n



[Sangya D. et al., Scientific Reports, vol.7, n° 8257 (2017)]



[B. Mereu et al., Appl. Phys. A 80, 253–257 (2005)]


6

Capacità di ingresso di un invertitore CMOS

$$\text{se } \beta_n = \beta_p \xrightarrow{\text{allora}} S_n \beta'_n = S_p \beta'_p \rightarrow \frac{S_p}{S_n} = \frac{\beta'_n}{\beta'_p}$$

dimensionamento
relativo α ϵ

La capacità di ingresso C_{INV}
dell'inverter CMOS sarà data dalla
somma delle capacità di gate, date da:



- capacità intrinseche di canale
- capacità parassite

$$C_{GATE} \cong WLC_{OX} + \underbrace{WC_{GS0} + WC_{GD0}}_{2WC_{GS0}}$$

7

Dunque: $C_{INV} \cong C_{pMOS} + C_{nMOS}$

$$\cong S_n(1 + \alpha)C_{M1}$$

DIMOSTRAZIONE

8

Calcoliamo il tempo di commutazione dell'invertitore definito come:

tempo necessario affinché a fronte di una commutazione *istantanea* della tensione di ingresso (da 0V a V_{DD} , o viceversa), il nodo di uscita compia un'escursione del 90%.

Assumiamo anche che:

- ❑ Il carico sia un condensatore a capacità costante
- ❑ Per semplificare i calcoli trascuriamo la modulazione di I_{DS} (di saturazione) da V_{DS} ($\lambda=0$)

$$t_r = C_L \int_{-V_{DD}}^{V_{OHmin} - V_{DD}} \frac{dV_{DS}}{I_{pMOS}}$$

$$= C_L \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta_p V_{DD}}$$

9

$$t_p = \frac{t_r + t_f}{2} = C_L \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

Definiamo la *resistenza efficace* dell'invertitore come:

$$R_{INV} = \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

$$= \frac{1}{V_{DD}} \left(\frac{2}{\beta'_n S_n} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

Dipende da parametri tecnologici e dimensionamenti:

- ❑ conducibilità intrinseca β'_n
- ❑ tensione di soglia V_T
- ❑ tensione di alimentazione V_{DD}
- ❑ dimensionamenti S_n, S_p
- ❑ come definiamo estinzione transitorio

10

CALCOLO DEL TEMPO DI PROPAGAZIONE INVERTER CMOS

11

dunque

$$t_p = R_{INV} C_L$$
$$= \underbrace{R_{INV} C_{INV}}_{\text{tecnologico}} \left(\frac{C_L}{C_{INV}} \right)$$

è un parametro tecnologico che **non dipende**
dal dimensionamento assoluto S ma solo da
quello relativo α

$$t_p = t_{p0} \left(\frac{C_L}{C_{INV}} \right)$$

t_{p0} è un tempo **caratteristico della tecnologia** (dipende da β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un **transitorio**) e corrisponde al ritardo di un invertitore che ha $C_L = C_{INV}$ assumendo trascurabili la capacità parassite del transistor stesso viste ad nodo di uscita


Il ritardo è stato quindi separato in:

- ☐ Un termine tecnologico t_{p0}
- ☐ Un termine che dipende dal dimensionamento attraverso C_{INV}

12

Nella metodologia del *Logical Effort*, i ritardi da considerare sono quelli di **caso peggiore**, inoltre si suppone che i gate siano **simmetrici** quindi con tempi di salita e di discesa uguali ($t_r = t_f$)

Per il generico gate definiamo la resistenza equivalente della rete di pull-down come:
$$R_t = \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta'_n S_{n,eq} V_{DD}}$$




dove ricordiamo che si suppone

$$S_{n,eq} \beta'_n = S_{p,eq} \beta'_p$$

per avere $t_r = t_f$ (di caso peggiore) se $V_{Tn} = |V_{Tp}| = V_T$

ESEMPIO di ritardi di **caso peggiore**



Se tutti i MOSFET hanno lo **stesso dimensionamento**:


Il ritardo di caso peggiore della rete di pull-down è quello che si ha attraverso il percorso A-B-C (e non attraverso A-D)

Introduciamo un po' di simbologia:

C_t : capacità di ingresso del generico gate logico

C_{pt} : capacità parassita al nodo di uscita prodotto dai transistori del gate che sto considerando a causa di: capacità di giunzione C_{DB} , da

C_{OUT} : capacità di uscita dovuta solamente ai gate connessi a valle del gate logico in esame (non comprende capacità di uscita del gate in esame!)



Il generico ritardo diventa: $t_p = R_t C_{OUT} + R_t C_{pt}$

$$= R_t C_t \left(\frac{C_{OUT}}{C_t} \right) + R_t C_{pt}$$

$$= t_{p0} \left[\frac{R_t C_t}{R_{INV} C_{INV}} \left(\frac{C_{OUT}}{C_t} \right) + \frac{R_t C_{pt}}{R_{INV} C_{INV}} \right]$$

15

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

$$t_p = t_{p0}(gh + p)$$

$$t_p = t_{p0}(gh + p)$$

NOTE:

□ C_t è $\propto$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)

□ R_t è $\propto^{-1}$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)



$R_t C_t$ non dipende dal dimensionamento assoluto
Lo stesso vale per il termine $R_t C_{pt}$

□ Ne deriva che *logical effort* (g) e *parasitic effort* (p) **non dipendono** dal dimensionamento assoluto dei transistori (al limite da quello relativo che consente di avere tempi di ritardo di caso peggiore di salita e di discesa uguali)

□ L'*electric effort* (h) dipende dal dimensionamento attraverso C_t

□ t_{p0} è un ritardo di riferimento in relazione al quale possiamo definire un ritardo normalizzato del gate che stiamo considerando


17

Parasitic Effort di un invertitore



$$p = \frac{R_t C_{pt}}{t_{p0}} \xrightarrow{\text{caso di inverter}} p = \frac{R_{INV} C_{pINV}}{t_{p0}}$$

Calcoliamo $C_{pINV} \rightarrow$ essa dipende da C_{GD} e C_{DB}

18



$$C_{eq1} = 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2}[W_n L_n + W_p L_p] C_{ox} R_{DD}$$



$$C_{eq2} = K_{eq} W L_s C_{j0}$$

19

$$C_{pINV} = C_{eq1} + C_{eq2,n} + C_{eq2,p} = 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2}[W_n L_n + W_p L_p] C_{ox} R_{DD} + K_{eq}(W_n + W_p) L_s C_{j0}$$

- ☐ assumendo che $L_n = L_p = L_{min}$
- ☐ raccogliamo W/L
- ☐ sapendo che $S_n = W_n/L$ e $S_p = W_p/L$
- ☐ e che $S_p = \alpha S_n$

$$C_{pINV} = S_n(1 + \alpha) \left(2C_{GS0} L_{MIN} + \frac{1}{2} C_{ox} R_{DD} L_{MIN}^2 + K_{eq} L_{S,D} C_{j0} L_{MIN} \right)$$

C_{p1} : capacità parassita prodotta al nodo di uscita dell'invertitore da transistori con dimensioni minime $W=L=L_{MIN}$

$$C_{pINV} = S_n(1 + \alpha) C_{p1}$$

20

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND


NOTE sui gate realizzati in tecnologia CMOS:

- ❑ Se l'uscita è 1(0) la rete di pull-down(pull-up) è spenta → $V_{OL}=0V$ e $V_{OH}=V_{DD}$
- ❑ In condizioni stazionarie solo la rete di pull-up (-down) è accesa/spenta (spenta/accesa) → **consumo di potenza nulla in condizioni stazionarie**
- ❑ Funzioni logiche sono «calcolate» sia da reti di pull-up che di pull-down → gate CMOS con fan-in N ha solitamente 2N MOSFETS (non sempre, si veda il caso del gate XOR)
- ❑ Anche se nelle reti di pull-down e pull-up ci sono transistori in serie/parallelo questo non complica lo studio dei valori V_{OL} e V_{OH} → determinati solo dallo stato di accensione/spegnimento e non dalla conducibilità dei MOSFET

21

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND₂


$$F(A, B) = \overline{AB} \xrightarrow{\text{de Morgan}} \bar{A} + \bar{B}$$



step 1) imporre simmetria $t_f = t_r$ di caso peggiore

ricordiamo che:

- se trascuriamo effetto body ($\gamma = 0$)
- se assumiamo conduttanza di uscita in saturazione nulla ($\lambda = 0$)



$$S_{eq} = \frac{1}{1/S_1 + 1/S_2}$$

$$S_{p,NAND} = \frac{\epsilon}{2} S_{n,NAND}$$

22



DIMOSTRAZIONE



step 2) grazie al dimensionamento relativo trovato in step1), calcoliamo la capacità di ingresso

$$C_{t,NAND} = S_{n,NAND} \left(1 + \frac{\varepsilon}{2}\right) C_{M1}$$


DIMOSTRAZIONE

step 3) calcoliamo la capacità parassita al nodo di uscita del gate NAND

$$C_{p,NAND} = S_{n,NAND}(1 + \varepsilon)C_{p1}$$

DIMOSTRAZIONE

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate XOR₂



step 1) imporre simmetria $t_f = t_r$ di caso peggiore

$$S_{p,XOR} = \varepsilon S_{n,XOR}$$

capacità di ingresso

$$C_{t,XOR} = S_{n,XOR}(1 + \varepsilon)C_{M1}$$

capacità parassita

$$C_{p,XOR} = 2S_{n,XOR}(1 + \varepsilon)C_{p1}$$

GATE in SCALA

Modello di ritardi visto fin'ora prevede che il generico gate sia caratterizzato da 3 parametri:

$$R_t, C_t, C_{pt}$$

(c'è poi C_{OUT} che dipende solamente da quello che sta a valle del gate)


In questo modo si definiscono:

- *Logical Effort g*
- *Parasitic Effort p*
- *Electrical Effort h*

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

Inoltre $t_p = R_i (C_{out} + C_{pi})$



27

Cerchiamo di capire come e se il ritardo del gate scalato è legato in modo semplice al gate di riferimento

28

$$t_{p,K} = t_{p0}(gh' + p)$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ☐ g e p non dipendono dai dimensionamenti assoluti → cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ☐ L'*electrical effort* h è inversamente proporzionale a K_{sc}

Fissati:

- ☐ La topologia del gate CMOS
- ☐ I relativi dimensionamenti

→ si può calcolare C_{IN} e, nota C_{OUT} (che dipende da eventuali gate connessi a valle/interconnessioni, dal carico in generale ma **non** dalle capacità parassite del gate stesso sul nodo di uscita) si può calcolare l'*electrical effort* h del gate (che dipende dai dimensionamenti)

A differenza di h, g rappresenta l'effetto della topologia sul ritardo del circuito e non del dimensionamento dei transistori


Summary

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

- t_{p0} è il ritardo di un inverter caricato dalla sua capacità di ingresso (senza parassiti né capacità esterne)
- g e p : fissata topologia e vincoli su dimensionamenti relativi di nMOS e pMOS che garantiscono $t_f = t_r$ (di caso peggiore) → dipendono dalla tecnologia (β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un transistorio) e non dai dimensionamenti assoluti
- L'*electric effort* (h) dipende dal dimensionamento attraverso C_t

$$t_p = t_{p0}(gh + p)$$

Equazione fondamentale per il metodo del *logical effort* che mostra linearità del ritardo con C_{OUT}



1

Summary

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

$$t_{p,K_{sc}} = t_{p0}(gh' + p)$$

$$\text{con } h' = h / K_{sc}$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ❑ g e p non dipendono dai dimensionamenti assoluti → cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ❑ L'*electrical effort* h è inversamente proporzionale a K_{sc}

2

Calcolo del *logical effort* g

Dunque si può dire che:

$$g = \frac{C_t}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

cioè g è il rapporto C_t su C_{INV} se dimensiono il gate affinché abbia la stessa resistenza equivalente dell'inverter di riferimento → cioè se eroga la stessa corrente di uscita dell'inverter di riferimento

oppure:

$$g = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_t = C_{INV}$$

cioè g è il rapporto R_t su R_{INV} se dimensiono il gate affinché abbia la stessa capacità di ingresso dell'inverter di riferimento

(è possibile calcolare g in entrambi i modi)


3

ESEMPIO: Gate NAND con fan-in=«n»

metodo 1) Usiamo definizione di g che richiede di uguagliare le correnti di uscita del gate NAND con quelle dell'invertitore di riferimento con dimensionamento S_{INV}

$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE



4

$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

Si nota che g-NAND:

- ☐ Non dipende da dimensionamenti assoluti → perciò neanche dal dimensionamento dell'inverter di riferimento
- ☐ Dipende dalla tecnologia attraverso $\varepsilon = \beta'_n / \beta'_p$
- ☐ Dal fan-in attraverso «n»

ESEMPIO: Gate NAND con fan-in=«n»

metodo 2) Usiamo definizione di g che richiede di uguagliare la capacità di ingresso del gate con quella dell'inverter di riferimento

$$g_{NAND} = \frac{R_t}{R_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE



ESEMPIO: Gate NOR con fan-in=«n»

$$g_{NOR} = \frac{C_t}{C_{INV}} = \frac{1 + n\varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE




ESEMPIO: Gate XOR a 2 ingressi

$$g_{XOR} = 2$$

DIMOSTRAZIONE

La capacità parassita sul nodo di uscita cresce con il numero di ingressi $\rightarrow$ *parasitic effort*



9

Parasitic Effort p

E' il contributo al ritardo di un gate dovuto a capacità parassita sul nodo di uscita prodotta dai transistori **dello stesso gate**

Abbiamo già visto che p non dipende dai dimensionamenti assoluti dunque:

- tutti i gate con medesima topologia e stessi vincoli sui dimensionamenti di nMOS e pMOS hanno stesso valore di p

Calcolo di p :

$$p = \frac{C_{pt}}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$


$$p = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_{pt} = C_{INV}$$

In entrambi i casi dobbiamo tenere conto della capacità parassita sul **nodo di uscita**

10

Quali sono le capacità che contribuiscono a p ?


- ☐ Capacità parassite C_{GDp}
- ☐ Capacità di giunzione C_{DB}
- ☐ Capacità di canale C_{GDC} e C_{GB}



Trascureremo l'ultimo contributo (capacità di canale) ai fini di:

- ☐ Ottenere espressioni analitiche compatte
- ☐ La capacità di canale dipende dal regime di funzionamento ed è complicato, nel caso di molti gate, tenere in conto il loro contributo sul nodo di uscita.

DERIVAZIONE DI p



Dunque se $R_t = R_{INV}$

$$p = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}}$$

Analizziamo il caso più semplice: il calcolo di p dell'invertitore → infatti per definizione in quel caso si ha che $R_t = R_{INV}$

$$p_{INV} = \frac{S_{INV}(1 + \varepsilon) C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}} = \frac{C_{p1}}{C_{M1}} = \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}}$$

13

Generalizzando al caso di gate CMOS diversi dall'invertitore


$$p_{GATE} = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}}$$

$$= \frac{\sum_{i=1}^{n_p} S_i}{S_{INV}(1 + \varepsilon)} p_{INV}$$

❑ Ricordiamo che questo modello approssimato trascura le capacità intrinseche di canale

14



Calcolo del *parasitic effort* in $NAND_n$



15

p_{NAND} e p_{NOR} aumentano linearmente con il fan-in

- ❑ attraverso simulazioni si vede che l'aumento è più che lineare con il fan-in
 - ❑ Infatti un ruolo importante è dato anche dalle capacità parassite sui nodi interni delle reti di pull-up e pull-down
 - ❑ In questi calcoli analitici si trascura anche il fatto che la conduzione nei transistori dipende dall'effetto body (per cui la tensione di soglia cambia quando $V_S \neq V_B$)
- ❑ in aggiunta al punto precedente, per il calcolo del *parasitic effort* si dovrebbe anche tenere in considerazione l'ordine di commutazione dei MOSFET che costituiscono il gate:




16

Ottenere formule analitiche compatte per il *parasitic effort* p è complicato. C'è però da dire che la procedura di minimizzazione del ritardo in presenza di una serie di gate **non coinvolgerà il *parasitic effort* dei gate**

Ricapitolando:

- ☐ Il dimensionamento relativo degli nMOS e pMOS (α) viene fissato dalla condizione di tempi di salita e discesa uguali di caso peggiore
- ☐ La topologia del gate (tipo di gate logico, fan-in, ...) e il dimensionamento relativo α determinano il valore di
 - ☐ *logical effort* g
 - ☐ *parasitic effort* p
- ☐ L'ottimizzazione dei ritardi che seguirà è legata alle transizioni di caso peggiore da cui derivano le espressioni per i dimensionamenti relativi, le espressioni di g , h e p .
 - ☐ Se c'è un percorso di segnale nel quale il gate ha una transizione che non è quella di caso peggiore, non possiamo usare i parametri del *logical effort* calcolati nell'ipotesi di transizioni di salita e discesa di caso peggiore

Ritardo di due gate in cascata



- obiettivo: minimizzare il ritardo
- Assumiamo note le topologie dei gate
→ g_1 e g_2 note
- Assumiamo che il primo stadio sia a dimensionamento fissato
→ C_{IN1} (e S_{n1}) è fissata
→ h_1 non è fissato e varia con C_{IN2}

$$\begin{aligned}
 t_p &= t_{p0}(g_1 h_1 + p_1) + t_{p0}(g_2 h_2 + p_2) \\
 &= t_{p0}(g_1 h_1 + g_2 h_2 + \underbrace{p_1 + p_2}_{P: \text{path parasitic effort}})
 \end{aligned}$$

$$h_1 = \frac{C_{OUT}}{C_t} = \frac{C_{IN2}}{C_{IN1}} \quad h_2 = \frac{C_{OUT}}{C_{IN2}}$$

19

$$h_1 = \frac{C_{OUT}}{C_t} = \frac{C_{IN2}}{C_{IN1}}$$

$$h_2 = \frac{C_{OUT}}{C_{IN2}}$$

- Definiamo una nuova quantità: *Path electrical effort: H*

$$H \triangleq h_1 h_2 = \frac{C_{IN2}}{C_{IN1}} \cdot \frac{C_{OUT}}{C_{IN2}} = \frac{C_{OUT}}{C_{IN1}}$$

- Due ipotesi:

- dimensioniamo il gate 2 di modo che sia grande (cioè S_2 grande)
- dimensioniamo il gate 2 di modo che sia piccolo (cioè S_2 piccolo)

20

$$t_p = t_{p0} \left(g_1 h_1 + g_2 \frac{H}{h_1} + P \right)$$

Minimizzare t_p vuol dire calcolare $\frac{\partial t_p}{\partial h_1} = 0$

Perché minimizzare solamente rispetto a h_1 ?

- Sappiamo che H è un dato noto del problema
- g_1 e g_2 dipendono dalla topologia dei gate ma non dal dimensionamento
- P dipende da p_1 e p_2 ma questi dipendono SOLO dalla topologia e vincolo sui dimensionamenti relativi α
- $\rightarrow$ l'unico parametro libero è h_1

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \quad \text{yields} \quad g_1 h_1 = g_2 h_2$$

Introduciamo una nuova entità: f : *Stage Effort* $f \triangleq gh$

21

□ Ritardo minimo quando *stage effort* f sono uguali

$\rightarrow$ Non vuol dire che i ritardi dei due gate siano gli stessi!

□ Introduciamo altre nuove entità:

Path Logical Effort : G

$G \triangleq g_1 g_2$

Path Effort : F

$F \triangleq (g_1 h_1)(g_2 h_2) = GH = g_1 g_2 \frac{C_{OUT}}{C_{IN1}}$

□ Riscriviamo la condizione di ottimo

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \quad \text{yields} \quad g_1 h_1 = g_2 h_2$$

Stage Effort Ottimo: $\hat{f}$

$$\hat{f} = g_1 h_1 = g_2 h_2 = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}}$$

22

Determinazione dei dimensionamenti

23

❑ In questo modo troviamo che il tempo ottimo di propagazione del segnale attraverso i due gate:

$$\begin{aligned} t_{ott} &= t_{p0}(g_1 h_1 + g_2 h_2 + P) \\ &= t_{p0} \left(2 \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} + P \right) \end{aligned}$$

Ricordiamo che i dati noti erano:


- ❑ *logical effort* g di tutti i gate logici
- ❑ C_{OUT}
- ❑ Dimensionamenti del primo stadio (C_{IN1})

Notiamo che $t_{ott} \downarrow$ se $C_{IN1} \uparrow$: potrei pensare di fare in modo che C_{IN1} sia molto grande!

24


Notiamo che $t_{ott} \downarrow$ se $C_{IN1} \uparrow$: potresti pensare di fare in modo che C_{IN1} sia molto grande!

→ attenzione però che chi pilota il gate 1 si troverebbe un carico «difficile» da pilotare




L'ottimizzazione ha senso solo assieme ad un vincolo sulle capacità che il circuito mostra ai gate che stanno a monte → cioè ci deve essere un vincolo su C_{IN}

Caso semplice di: serie di due invertitori



Circuiti con diramazioni

Estendiamo precedente studio finalizzato a minimizzare i ritardi al caso in cui fan-out è maggiore di 1



Parte della corrente del gate i carica C_{i+1} e un'altra parte carica la capacità di **off-path**

$$h_i = \frac{C_{i+1} + C_{off-path}}{C_i}$$

$$= \underbrace{\frac{C_{i+1}}{C_i}}_{r_i} \underbrace{\frac{C_{i+1} + C_{off-path}}{C_{i+1}}}_{b_i: \text{branching effort}}$$

In relazione al percorso di segnale complessivo definiamo il *Path Branching Effort* B

$$B = \prod_{i=1}^N b_i$$

27

Il *path electric effort* H diventa:

$$H = \prod_{i=1}^N r_i = \frac{C_2}{C_1} \times \frac{C_3}{C_2} \times \dots \times \frac{C_{OUT}}{C_n} = \frac{C_{OUT}}{C_1}$$

Dunque lo *stage effort* f del generico gate diventa

$$f = g_i h_i = g_i r_i b_i$$

E quindi il *path effort* F nel caso di diramazioni diventa

$$F = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N g_i r_i b_i = GB \prod_{i=1}^N r_i = GBH = GB \frac{C_{OUT}}{C_{IN}}$$

Equazione per il *path effort* F alla base dell'ottimizzazione del ritardo

28

Summary

$$g: \text{Logical Effort} \quad g = \frac{R_t C_t}{R_{INV} C_{INV}}$$

$$h: \text{Electrical Effort} \quad h = \frac{C_{OUT}}{C_t}$$

$$p: \text{Parasitic Effort} \quad p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$$

$$b: \text{Branching Effort} \quad b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$$

$$B: \text{Path Branching Effort} \quad B = \prod_i b_i$$

$$P: \text{Path Parasitic Effort} \quad P = \sum_i p_i$$

$$G: \text{Path Logical Effort} \quad G = \prod_i g_i$$

$$H: \text{Path Electrical Effort} \quad H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$$

$$F: \text{Path Effort} \quad F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$$

$$\hat{f}: \text{Stage Effort ottimo} \quad \hat{f} = \sqrt{F}$$


29

In un problema di ottimizzazione:

- ☐ C_{OUT} e C_{IN} sono dati noti
- ☐ La conoscenza della tipologia di gate logico implica la conoscenza di g_i
- ☐ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**



30

Ottimizzazione a numero di stadi fissato

- ❑ Topologia nota
- ❑ Numero di stadi
- ❑ g_i e b_i noti, e anche $H = C_{OUT}/C_{IN}$

Obiettivo: dimensionare gli stadi per minimizzare il ritardo complessivo

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i)$$

$$t_{ad} = \sum_{i=1}^N (g_i b_i r_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P$$

Ricordiamo che $H = \frac{C_{OUT}}{C_{IN}} = \prod_{i=1}^N r_i$

31

$$H = \prod_{i=1}^N r_i \longrightarrow r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

32

Minimizziamo il ritardo $t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$

$$\begin{aligned} \left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 &\longrightarrow \left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = g_j b_j - \frac{g_N H}{(\prod_{i=1}^{N-1} r_i) r_j} + 0 = 0 \\ &= g_j b_j - \frac{g_N r_N}{r_j} + 0 = 0 \\ &= g_j b_j r_j = g_N r_N \quad \forall j \neq N \end{aligned}$$

CONDIZIONE DI OTTIMO: Lo *stage effort* di **tutti** gli stadi deve essere:

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F} = g_N r_N \quad \forall j \neq N$$

Il tempo di ritardo ottimo diventa: $t_{ad} = \sum_{i=1}^N g_i h_i r_i + P \longrightarrow t_{ad} = N \sqrt[N]{F} + P$

33

Come utilizzare il metodo di ottimizzazione

- ❑ Sono noti b e g di ogni stadio, C_{OUT} e $C_{IN} \rightarrow$ e dunque F e $\hat{f}$
- ❑ Partiamo dall'ultimo stadio visto che $C_{OUT} = C_{i+1}$
- ❑ Se conosciamo: $b_i, g_i, C_{i+1}, \hat{f}$ possiamo calcolare la capacità di ingresso dello stadio i -esimo dato che


$$\hat{f} = g_i b_i r_i = g_i b_i \frac{C_{i+1}}{C_i}$$

- ❑ In particolare per l'ultimo stadio: $b_N = 1$, e quindi $C_N = g_N C_{OUT} / \hat{f} \longrightarrow C_i = \frac{g_i b_i C_{i+1}}{\hat{f}}$

- ❑ Nota C_i ho la C_{OUT} dello stadio $i - 1 \rightarrow$ Prosegui a ritroso! $\longrightarrow C_{i-1} = \frac{g_{i-1} b_{i-1} C_i}{\hat{f}}$


- ❑ Ci fermiamo dimensionando il secondo stadio visto che il primo stadio ha dimensionamento fissato (C_{IN} è nota, è una specifica di progetto)

- ❑ Come double-check si può verificare che $C_1 = C_{IN}$ (se C_1 calcolata corrisponde a quella data dal problema)



34

Esempio di dimensionamenti



35

Alcune note

- Nella derivazione del modello si è assunto che $\frac{\partial b_i}{\partial r_i} = 0$ cioè che b_i non dipende dai dimensionamenti

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \quad \text{con} \quad t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$


ricordiamo che $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

- $C_{i+1} = C_{on-path}$ è proporzionale al dimensionamento $i + 1$
- Affinchè b_i non dipenda dal dimensionamento, anche $C_{off-path}$ deve essere proporzionale al dimensionamento dello stadio $i+1$
- Se però $C_{off-path}$ è data:

- capacità di un'interconnessione

- capacità di ingresso di un gate a dimensionamento fissato

} b_i dipenderà dal dimensionamento e l'equazione di ottimo sarà diversa da quella calcolata



36

Ottimizzazione a numero variabile di stadi

Se modifichiamo il numero di stadi è possibile ottenere un ritardo inferiore?

- Vogliamo determinare il numero di invertitori da aggiungere per minimizzare il ritardo

$$g_i = 1$$

$$F = GB \frac{C_{OUT}}{C_{IN}}$$

- n_1 = numero di stadi iniziali
- n_2 = numero di invertitori da aggiungere
- $N = n_1 + n_2$
- Sappiamo già che dati N stadi, il ritardo minimo si ha quando $\hat{f} = \sqrt[N]{F}$ (di ogni stadio) e dunque

$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + (N - n_1) p_{INV}$$

37

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} + N F^{\frac{1}{N}} \ln F \cdot \frac{(-1)}{N^2} + p_{INV}$$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} - \frac{F^{\frac{1}{N}} \ln F}{N} + p_{INV}$$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} - F^{\frac{1}{N}} \ln \left(F^{\frac{1}{N}} \right) + p_{INV}$$

ora la condizione di ottimo dipende da F e da p_{INV}


Definiamo $\rho = F^{\frac{1}{N}}$

$$\rho(1 - \ln \rho) + p_{INV} = 0$$



soluzione analitica
approssimata

$$\rho \cong 0,71 p_{INV} + 2,82$$



38

$$\rho(1 - \ln \rho) + p_{INV} = 0$$



$$\rho \cong 0,71 p_{INV} + 2,82$$

□ ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) **e non dipende dal circuito in esame**)

□ mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi con numero di stadi fissato


□ dato un circuito con *path effort* F trovo il numero di stadi N necessario affinché lo *stage effort* di tutti gli stadi sia pari a ρ

□ Noti ρ e *path effort* F $\xrightarrow{\text{calcoliamo}}$ $\hat{N} = \ln F / \ln \rho$

□ Il ritardo sarà dunque dato da

$$\hat{t}_{ad} = \hat{N} \sqrt{\hat{F}} + (\hat{N} - n_1) p_{INV} + \sum_{i=1}^{n_1} p_i$$

ESEMPIO: buffer di invertitori



Alcune note

- ❑ Supponiamo che inizialmente il circuito abbia un numero di stadi n_1 e di ottenere un numero ottimo di stadi $\hat{N} > n_1$
- ❑ Dovremo aggiungere $\hat{N} - n_1 = n_2$ stadi (ma se $\hat{N} \in \mathbb{R}$ lo sarà anche n_2)
- ❑ n_2 dovrà essere un numero intero! Dobbiamo capire come scegliere n_2

Soluzione 1


- ❑ Se usiamo $\hat{N}$ calcolato mediante $\hat{N} = \ln F / \ln \rho$, sappiamo che lo stage ottimo è ρ ma se approssimiamo $\hat{N}$ con un numero intero, dobbiamo ricalcolare lo stage *effort ottimo* $\rho = \sqrt[N]{F}$ sul numero di stadi che abbiamo deciso di utilizzare
- ❑ Possiamo dimensionare tutti gli stadi in modo tale che abbiano lo stesso *stage effort* pari a quello ricalcolato a valle della scelta di N intero

Soluzione 2

- ❑ Usiamo lo *stage effort* calcolato mediante $\rho \cong 0,71p_{INV}+2,82$. In questo modo però non possiamo imporre lo stesso *stage effort* $\hat{f} = \rho$ in tutti gli stadi. Infatti il primo stadio avrà uno *stage effort* diverso


41

ESEMPIO di ottimizzazione di ritardi



42

ESEMPIO di ottimizzazione di ritardi



43

Sensibilità a numero stadi

- ☐ Cosa accade al ritardo quando ci si discosta dalla condizione di ottimo per il numero di stadi o per i dimensionamenti?
- ☐ Definiamo $\hat{N}$ il numero ottimo di stadi (con $\hat{N} \in R$) e supponiamo che il numero di stadi usato sia $N = s\hat{N}$
- ☐ Semplifichiamo i calcoli assumendo stadi con stesso *parasitic effort*

☐ Ritardo ottimo

$$t_{ad}(\hat{N}) = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right) = \hat{N}(\rho + p)$$


☐ Ritardo non-ottimo

$$t_{ad}(N) = N \left(\sqrt[N]{F} + p \right)$$


44

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N}(\rho^{\frac{1}{s}} + p)}{\hat{N}(\rho + p)} = s \frac{\rho^{\frac{1}{s}} + p}{\rho + p}$$

- Nota la tecnologia (ρ e p) grafichiamo r vs s
- Il ritardo sale molto di più quando vengono usati meno stadi rispetto al numero ottimo $\hat{N}$



è sempre meglio approssimare per eccesso



45

Sensibilità ai dimensionamenti

- Supponiamo che $\hat{N}$ sia intero
- Supponiamo anche che in uno degli stadi sia presente un dimensionamento diverso da quello ottimo (limiti tecnologici, ...)

Il *path effort* sarà $f_i = \frac{F\hat{N}}{s} = \frac{\rho}{s}$

- Lo stadio che precede avrà *stage effort* diverso da quello ottimo

$$f_{i-1} = s\rho$$

46

Sensibilità ai dimensionamenti

□ Gli $N - 2$ stadi conservano lo *stage effort* ottimo $F^{1/\hat{N}}$

□ Assumendo tutti uguali i *parasitic effort*


$$\hat{t}_{ad} = t_{ad(s=1)} = \hat{N} (\sqrt[\hat{N}]{F} + p)$$

mentre

$$t_{ad(s)} = (\hat{N} - 2) \sqrt[\hat{N}]{F} + \hat{N}p + s \sqrt[\hat{N}]{F} + \frac{\rho}{s}$$

$$r = \frac{t_{ad(N)}}{t_{ad(\hat{N})}} = \frac{\hat{N}\rho + \hat{N}p - 2\rho + \rho s + \frac{\rho}{s}}{\hat{N}\rho + \hat{N}p}$$

$$= 1 + \frac{\rho s + \frac{\rho}{s} - 2\rho}{\hat{N}(\rho + p)}$$



è sempre meglio approssimare per eccesso

47

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$


G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort $H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$

F : Path Effort $F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$

$\hat{f}$: Stage Effort ottimo $\hat{f} = g_i b_i r_i = \sqrt[\hat{N}]{F}$

ρ : Stage Effort ottimo $\rho \cong 0,71 p_{INV} + 2,82$



1

Summary

In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due casi

Ottimizzazione a numero
di stadi fissato

Ottimizzazione del ritardo
aggiungendo, se
necessario, invertitori

2

Ottimizzazione a numero di stadi fissato

CONDIZIONE DI OTTIMO: Lo *stage effort* di **tutti** gli stadi deve essere:

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F} = g_N r_N \quad \forall j \neq N$$

con $F = GB \frac{C_{OUT}}{C_{IN}}$

Il tempo di ritardo ottimo diventa: $t_{ad} = \sum_{i=1}^N g_i b_i r_i + P \longrightarrow t_{ad} = N \sqrt[N]{F} + P$

3

Ottimizzazione a numero variabile di stadi

- L'inserimento di invertitori non modifica il *path effort* F (perché $g_{inv} = 1$)

- Noti $\left\{ \begin{array}{l} \rho \cong 0,71p_{INV} + 2,82 \\ \text{path effort } F \end{array} \right. \xrightarrow{\text{calcoliamo}} \hat{N} = \ln F / \ln \rho$

$\hat{N}$ non sarà un numero intero $\rightarrow$ devo approssimarlo con un numero intero (sempre meglio per eccesso)

ora ci sono due strade

ricalcolo lo *stage effort* ottimo con N intero

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F}$$


$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + (N - n_1) p_{INV}$$

- n_1 = numero di stadi iniziali
- n_2 = numero di invertitori da aggiungere
- $N = n_1 + n_2$

assumo lo *stage effort* ottimo uguale a quello con $N \in \mathcal{R}$ cioè $\hat{f} = \rho$ per gli $N-1$ stadi. Ci sarà poi uno stadio con $f \neq \rho$

$$\hat{t}_{ad} = (N - 1)\rho + f + \sum_{i=1}^{n_1} p_i + (N - n_1) p_{INV}$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s \hat{N} (\rho^{\frac{1}{s}} + p)}{\hat{N} (\rho + p)} = s \frac{\rho^{\frac{1}{s}} + p}{\rho + p}$$



4

Importante ricordare che:


- ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) **e non dipende dal circuito in esame**)
- mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi

5


Calibrazione del modello del logical effort

La calibrazione del modello consiste nell'estrazione di t_{p0} e p_{inv} basata sulla simulazione del comportamento dell'invertitore al variare della capacità di carico (quindi dell'*electrical effort* h), attraverso un'adeguata struttura di test.

$$t_{p,inv} = t_{p0}(gh + p_{inv})$$




Non è il circuito adatto per calibrare il modello del logical effort.
Soluzione migliore: caricare l'invertitore con invertitori identici.
 h corrisponde al numero di stadi connessi all'uscita del gate il cui ritardo intendiamo caratterizzare



6

struttura di test necessaria alla calibrazione del modello




primi due stadi forniscono una pendenza «realistica» dei fronti in ingresso al DUT (Device Under Test)

il quarto stadio fornisce una capacità di carico «realistica» al DUT stesso.

- ☐ Tengo conto del tempo di transizione in ingresso
- ☐ Capacità prodotte dai transistori variano con le tensioni
- ☐ Gate «a» sono quelli lungo i quali si propaga il ritardo
- ☐ Gate «b» forniscono (h-1) degli h gate di carico per i gate «a»
- ☐ I gate «c» servono a fare in modo che le uscite dei gate «b» non commutino troppo velocemente → la presenza di questi gate è necessaria per rallentare il transistorio all'uscita del gate «b» che per effetto *Miller* potrebbe comportare errori non trascurabili nella stima del ritardo

7


struttura di test necessaria alla calibrazione del modello



Circuito di test per $h=2$

8

struttura di test necessaria alla calibrazione del modello



Circuito di test per $h=4$

9

Modello nMOS

+VTO=-0.4 [V]
+KP=200e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5

Modello pMOS

+VTO=0.4 [V]
+KP=400e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5




NMOS:


L=0.35u,
W=0.35u,

PMOS:

L=0.35u,
W=0.7u,




$$t_{p0} \simeq 12 \text{ ps} \quad p_{inv} \simeq 0.75$$



$$g_{NAND} \simeq 1.25 \quad p_{NAND} \simeq 1.7 \quad \leftarrow \text{da simulazioni}$$

$$g_{NAND} = \frac{\varepsilon + 2}{\varepsilon + 1} = \frac{4}{3} \simeq 1.33 \quad \leftarrow \text{da teoria}$$

struttura di test non ottimale



- ☐ In questo caso C_{out} corrisponde a C_{in} per $h = 1$
- ☐ Valori di $h > 1$ vengono ottenuti aumentando il valore della capacità di uscita



- ☐ Si ottengono i seguenti valori:

$$t_{p0} \simeq 4.5 \text{ ps} \quad (\text{con precedente struttura di test avevamo ottenuto } t_{p0} \simeq 12 \text{ ps})$$




$$p_{inv} \simeq 1.33 \quad (\text{con precedente struttura di test avevamo ottenuto } p_{inv} \simeq 0.75)$$

t_{p0} piccolo significa poca dipendenza di t_p da $h \rightarrow$ dovuto al fatto che l'aumento del carico non influisce sulla forma d'onda del fronte di ingresso (che rimane ideale)

Interconnessioni

12


Interconnessioni



- ❑ Non c'è abbastanza spazio sulla superficie del chip per creare le connessioni elettriche necessarie → si creano interconnessioni in direzione *out-of-plane*
- ❑ Circuiti integrati complessi possono avere fino a 10 o più layer di interconnessioni


13

Interconnessioni



Intel 90 nm Stack

[Thompson02]



Intel 45 nm Stack

[Moon08]

14

Materiali per realizzare interconnessioni


Per molti decenni: interconnessioni in alluminio

PRO:


- ☐ nonostante abbia conducibilità minore di Au e Cu, ha una minore resistenza di contatto con il silicio
- ☐ buona adesione su SiO_2
- ☐ realizzabili mediante semplice evaporazione termica (melting point 660°C)

CONTRO:

- ☐ Se in contatto con Si, a 577°C si forma una miscela eutettica → può essere un problema ad esempio nel caso di shallow junctions
- ☐ Lo scaling dei transistori (e quindi delle interconnessioni) ha portato a problemi di elettromigrazione
 - Per ridurre problemi di elettromigrazione
 - → 0.5-4% Cu aggiunto ad Al
 - ma per scaling molto spinto la resistività è troppo alta → si passa a Cu (late 1990s)



[from Microchip fabrication - Peter van Zant.]





15

Materiali per realizzare interconnessioni

Fino a circa 1990 si usava Al. All'incirca dalla generazione 180nm in poi, vista la necessità di fare interconnessioni più vicine e più piccole per far fronte a scaling transistori, si è passati al Cu ($\rho_{Cu} < \rho_{Al}$).




- Gli atomi di Cu diffondono nel silicio e deteriorano le proprietà dei MOSFET.
→ vengono introdotte *diffusion barriers* (solitamente TiW or TiN or TaN or metal silicides)

- Separazione netta, durante i processi produttivi dei transistori in: FEOL e BEOL per evitare contaminazioni.



16



Tecniche per realizzare interconnessioni: PVD




17

Tecniche per realizzare interconnessioni: CVD


Reazioni chimiche: es riduzione di esafluoruro di tungsteno



Tecniche per realizzare interconnessioni: *Electroplating*




Utilizzato solitamente per interconnessioni in Cu



18

Interconnessioni



Fino ad ora:
interconnessione come
capacità verso massa

$$t_f = C_W \int_{V_{DD}}^{V_{OLmax}=0.1V_{DD}} \frac{dV_o}{I_{Mn}(V_o)} = C_W \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{\beta'_n S_n V_{DD}} = C_W R_{inv}$$


ALCUNE NOTE. Il modello implica che:

- ☐ Non ci sono accoppiamenti con interconnessioni circostanti
- ☐ Queste interconnessioni non hanno un tempo caratteristico $\rightarrow$ diminuisco t_p in modo arbitrario diminuendo la resistenza R_{inv}

Sotto opportune ipotesi: linee come combinazione di resistenze, induttanze, capacità a parametri distribuiti

19

Interconnessioni



20

Interconnessioni

ALCUNE NOTE

- ☐ Scaling della tecnologia → tempi di interconnessione non sono migliorati e possono diventare preponderanti sul tempo di ritardo totale
- ☐ Accoppiamenti capacitivi tra interconnessioni → *cross-talk*
- ☐ L'alimentazione deve essere portata a tutti i circuiti → cadute di tensione resistive e induttive generano disturbi
 - Infatti linee di alimentazione connesse ai gate logici sono molto disturbate → alimentazioni parte digitale e analogica separate
- ☐ Problemi di *signal integrity*
- ☐ Interconnessioni hanno complessivamente capacità grandi → il pilotaggio richiede molta energia (es. linee di clock)

21

Due scenari

Interconnessioni locali

L_{en} è legata a distanza tra i gate $\rightarrow$ si riduce con lo scaling della tecnologia



Interconnessioni globali

Linee che si diramano lungo tutto il chip.

Con scaling della tecnologia i transistori sono sempre più piccoli e le dimensioni dei chip sempre più grandi.

❑ L'area dei chip (A_{ch}) è aumentata

❑ Si dimostra che in media $L_{max} \cong \sqrt{A_{ch}}/2$



Parametro	Relazione	Int. Locale	Int. Globale
W, H, t_{di}		$1/S$	$1/S$
L_{en}		$1/S$	S_{ch}
R_{int}	$\frac{\rho}{HW} L_{en}$	S	$S^2 S_{ch}$
C_{int}	$\frac{\epsilon_{di}}{t_{di}} W L_{en}$	$1/S$	S_{ch}
t_w	$R_{int} C_{int}$	1	$S^2 S_{ch}^2$

$S > 1$ è il fattore di scaling dei transistori;

$S_{ch} > 1$ è il fattore di scaling legato all'area del chip;


22

Material	ρ ($\Omega\cdot\text{m}$)
Silver (Ag)	1.6×10^{-8}
Copper (Cu)	1.7×10^{-8}
Gold (Au)	2.2×10^{-8}
Aluminum (Al)	2.7×10^{-8}
Tungsten (W)	5.5×10^{-8}

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+, p^+ diffusion	50 – 150
n^+, p^+ diffusion with silicide	3 – 5
n^+, p^+ polysilicon	150 – 200
n^+, p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

23

Ci occuperemo per semplicità di interconnessioni isolate $\rightarrow$ *no cross talk*




24

Interconnessioni


Modello a parametri concentrati

- ❑ dimensioni fisiche del circuito tali che: correnti attraverso conduttori e tensioni ai capi di conduttori non variano.
- ❑ Tensioni e correnti sono funzioni solo del tempo: $V(t), I(t)$
- ❑ Saranno presenti equazioni differenziali alle derivate totali



Modello a parametri distribuiti

- ❑ Correnti variano lungo i conduttori ed elementi circuitali. Tensioni tra punti lungo conduttori o all'interno di elementi circuitali variano
- ❑ Tensioni e correnti sono funzioni del tempo e dello spazio: $V(x, t), I(x, t)$
- ❑ Saranno presenti equazioni differenziali alle derivate parziali



25

Interconnessioni

- ❑ Ci sono linee che a causa della resistività del materiale e sezioni molto piccole → hanno resistenza per unità di lunghezza molto alta che domina sulle componenti induttive



Linee dispersive RC


- ❑ Ci sono linee dove a causa dell'alta conducibilità e grande sezione → dominano effetti induttivi



Linee senza perdite

26


Linee dispersive RC



$$V_r = I(x)r\Delta x$$

$$V_l = l\Delta x \frac{dI(x)}{dt}$$

- ❑ Supponiamo che la corrente cresca linearmente da 0 a I_0 in un tempo τ .




$$\frac{dI(x)}{dt} = \frac{I_0}{\tau} \longrightarrow V_l \cong l\Delta x \frac{I_0}{\tau}$$

27

Se $V_l \ll V_r$:
$$l\Delta x \frac{I_0}{\tau} \ll r\Delta x I_0 \longrightarrow l \ll r\tau$$


- Se abbiamo a che fare con linee tanto resistive e poco induttive pilotate in un tempo sufficientemente alto
→ possiamo considerare soddisfatta $l \ll r\tau$



$$R_{int} = rL_{en} \quad \text{resistenza della linea}$$

$$C_{int} = cL_{en} \quad \text{capacità della linea}$$

Capacità e Resistenza dell'interconnessione



$$C_{int} = \frac{\epsilon_{di}}{t_{di}} W L_{en} = c_{pp} L_{en}$$

c_{pp} parallel plate capacitance

$$R_{int} = rL_{en} = \frac{\rho}{HW} L_{en} = R_{\square} \frac{L_{en}}{W}$$

$R_{\square}$: resistenza per quadro: è la resistenza di una linea quadrata con $W = L_{en}$, con resistività ρ e spessore H

Effetto pelle: è rilevante per le nostre applicazioni?

Se abbiamo densità di correnti uniformi $\rightarrow r = \frac{\rho}{HW}$

A frequenze alte diventa rilevante l'*effetto pelle* $\rightarrow$ la corrente non sarà uniforme nella sezione del conduttore

$\downarrow$

diminuisce esponenzialmente allontanandosi dall'interfaccia $J = J_0 e^{-\frac{d}{\delta}}$

spessore efficace $\delta = \sqrt{\frac{\rho}{\pi \mu f}}$





esempio

$$\rho_{Al} = 2.7 \mu\Omega/cm \quad f = 1GHz \quad \rightarrow \quad \delta = 2.6 \mu m$$

δ grande rispetto alle dimensioni della sezione di una interconnessione
 $\rightarrow$ possiamo trascurare effetto pelle

30


Capacità dell'interconnessione



si vede come per tecnologie molto scalate si ha che $H \gg W$ dunque dobbiamo includere *fringing effects*

31

Capacità dell'interconnessione



$$c_{pp} = \frac{\epsilon_{di}}{t_{di}} W$$

$$c_{fr} = \epsilon_{di} \frac{2\pi}{\cosh^{-1}\left(\frac{2t_{di} + H}{H}\right)}$$

se $t_{di} \gg H$

$$= \epsilon_{di} \frac{2\pi}{\ln\left(\frac{4t_{di} + H}{H}\right)}$$

$$c = \frac{C_{int}}{L} = c_{pp} + c_{fr}$$


$$= \epsilon_{di} \left(\frac{W}{t_{di}} + \frac{2\pi}{\ln\left(\frac{4t_{di} + H}{H}\right)} \right)$$

32

Capacità dell'interconnessione



$$c = \epsilon_{di} \left(\frac{W}{t_{di}} + \frac{2\pi}{\ln\left(\frac{4t_{di} + H}{H}\right)} \right)$$

se W diminuisce, c può essere dominata da c_{fr}




33

All'aumentare dello scaling, le interconnessioni saranno più vicine → ci sarà una capacità *inter-wire*: C_{iw}



supponiamo che W ed S diminuiscono mantenendo costante il rapporto H/T_{di}



34

esempio

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

Layer	Poly	Al1	Al2	Al3	Al4	Al5
Capacitance	40	95	85	85	85	115


values for typical 0.25 μm CMOS process. The table rows represent the top plate of the capacitor, the columns the bottom plate. The area capacitances are expressed in $\text{aF}/\mu\text{m}^2$, while the fringe capacitances (given in the shaded rows) are in $\text{aF}/\mu\text{m}$ [Rabaey-Digital Integrated Circuits]

Inter-wire capacitance per unit wire length for different interconnect layers of typical 0.25 μm CMOS process. The capacitances are expressed in $\text{aF}/\mu\text{m}$, and are for minimally-spaced wire

Supponiamo di avere una linea di clock in Al che si estende per 10cm di larghezza $1\mu\text{m}$ che giace sul primo layer di metallizzazione in alluminio

35

Resistenza dell'interconnessione



$$R_{int} = rL_{en} = \frac{\rho}{HW}L_{en} = R_{\square} \frac{L_{en}}{W}$$

$R_{\square}$: resistenza per quadro: è la resistenza di una linea quadrata con $W = L_{en}$, con resistività ρ e spessore H

Material	ρ ($\Omega \cdot m$)
Silver (Ag)	1.6×10^{-8}
Copper (Cu)	1.7×10^{-8}
Gold (Au)	2.2×10^{-8}
Aluminum (Al)	2.7×10^{-8}
Tungsten (W)	5.5×10^{-8}

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

36


esempio

Supponiamo di avere una linea di clock in Al che si estende per 10cm di larghezza $1\mu m$ che giace sul primo layer di metalizzazione.

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

37

Ritardo intrinseco dell'interconnessione



se $\Delta x \rightarrow 0$

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

$$\begin{cases} V(x,t) = V(x + \Delta x, t) + I(x,t)r\Delta x \\ I(x,t) = I(x + \Delta x, t) + c\Delta x \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$

↓

$$\begin{cases} \frac{V(x + \Delta x, t) - V(x,t)}{\Delta x} = -rI(x,t) \\ \frac{I(x + \Delta x, t) - I(x,t)}{\Delta x} = -c \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$

38


Ritardo intrinseco dell'interconnessione

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

ricaviamo

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t}$$

Equazione di diffusione



simbolo per rete distribuita

Analoga a quella della diffusione del calore.

Usata per descrivere la variazione della concentrazione di una certa quantità (es: materia, momento, energia) all'interno di una specifica regione rispetto a variazioni spaziali e temporali)

Per studiare questo sistema dobbiamo imporre dei vincoli:

❑ Condizione iniziale: Linea scarica

$$\rightarrow V(x, 0) = 0 \quad \forall x > 0$$

dobbiamo trovare

$V(x, t)$ per $t > 0$

❑ Condizioni al contorno per $x=0, L$:

$$\rightarrow V(0, t) = V_{in}(t) \quad \forall t > 0$$

$$\rightarrow I(L, t) = 0 \quad \forall t > 0$$

39

Ritardo intrinseco dell'interconnessione

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t}$$

Sfruttiamo la trasformata di Laplace

notazione:

$\check{V}(x, s)$ indica la trasformata di Laplace di $V(x, t)$. con $s \in \mathbb{C}$

$$rc \left(s\check{V}(x, s) - V(x, 0^-) \right) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$

condizione iniziale: rete scarica quindi $V(x, 0^-) = 0$

$$rcs\check{V}(x, s) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$

soluzione generale

$$\check{V}(x, s) = A(s)e^{x\sqrt{rcs}} + B(s)e^{-x\sqrt{rcs}}$$

ricordando che $\frac{\partial V(x, t)}{\partial x} = -rI(x, t)$

possiamo scrivere
l'espressione per la corrente

$$\check{I}(x, s) = -\frac{1}{r} \frac{\partial \check{V}(x, s)}{\partial x} = \sqrt{\frac{sc}{r}} B(s)e^{-x\sqrt{rcs}} - \sqrt{\frac{sc}{r}} A(s)e^{+x\sqrt{rcs}}$$

40

Ritardo intrinseco dell'interconnessione

□ Abbiamo bisogno di 2 condizioni al contorno:

BC1: $V(0, t) = V_{in}(t) \forall t > 0$

BC2: $\frac{\check{I}(L, s)}{\check{V}(L, s)} = Y(L, s)$: ammettenza di un generico carico

Applicando BC1 e BC2 scriviamo

$$\begin{cases} \check{V}(0, s) = A(s) + B(s) \\ \check{I}(L, s) = \sqrt{\frac{sC_{int}}{R_{int}}} \frac{B(s)e^{-\sqrt{rcs}L} - A(s)e^{+\sqrt{rcs}L}}{B(s)e^{-\sqrt{rcs}L} + A(s)e^{+\sqrt{rcs}L}} \end{cases} \longrightarrow$$

risolvendo per $A(s)$ e $B(s)$ e inserendo le soluzioni nell'espressione per il potenziale scriviamo

$$\check{V}(x, s) = \check{V}_{in}(0, s) \frac{N(s)}{D(s)}$$

41

Ritardo intrinseco dell'interconnessione

$$\check{V}(x, s) = \check{V}_{in}(0, s) \frac{N(s)}{D(s)} \quad \text{dove} \quad N(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)$$

$$D(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\sqrt{sR_{int}C_{int}}\right)$$

Nel caso specifico di input a gradino ($\check{V}_{in}(0, s) = \frac{1}{s}$) e di ammettenza $Y(L, s) = 0$ (linea di lunghezza L senza carico connesso in $x=L$) e scriviamo

$$\check{V}(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)}{\cosh\left(\sqrt{sR_{int}C_{int}}\right)}$$

E dunque, nel caso particolare di $x = L$:

$$\check{V}(L, s) = \frac{1}{s \cosh\left(\sqrt{sR_{int}C_{int}}\right)}$$

42

Ci sono delle soluzioni approssimate dell'equazione differenziale per $x = L$ come ad esempio:

$$V(L_{en}, t) = \begin{cases} V_0 \operatorname{erfc}\left(\sqrt{\frac{R_{int}C_{int}}{4t}}\right) & t < 0.1R_{int}C_{int} \\ V_0 \left(1 - 1.366e^{\frac{-2.536t}{R_{int}C_{int}}} + 0.366e^{\frac{-9.4641t}{R_{int}C_{int}}}\right) & t > 0.1R_{int}C_{int} \end{cases}$$

dove $\operatorname{erfc}(x) = 1 - \frac{2}{\sqrt{\pi}} \int_0^x e^{-y^2} dy$ error-function complementare

per avere un'escursione del 90% ad una distanza L_{en} dall'inizio della linea dove viene applicato il gradino di tensione, deve passare un tempo pari a

$$t = R_{int}C_{int}$$

Escursione percentuale	Parametri distribuiti $[R_{int}C_{int}]$	Elementi concentrati $[R_{int}C_{int}]$
0-90	1.0	2.3
10-90	0.9	2.2
0-63	0.5	1.0
0-50	0.4	0.7
0-10	0.1	0.1

43

Ritardo intrinseco dell'interconnessione

Soluzione più generale $\forall x$ con input a gradino

$$V(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{s R_{int} C_{int}}\right)}{\cosh\left(\sqrt{s R_{int} C_{int}}\right)}$$

Si nota la presenza di:

- polo semplice in $s_0 = 0$
- infiniti poli semplici (radici di $\cosh\left(\sqrt{s R_{int} C_{int}}\right) = 0$) in $s_k = -p_k/(RC)$ per ogni intero $k \geq 1$

$$p_k = \frac{(2k-1)^2 \pi^2}{4} \quad k \geq 1$$

I residui corrispondenti a ogni polo sono $\rho_0 = 1$

$$\rho_k(x) = \frac{-4 \cos\left(\left(1 - \frac{x}{L}\right) (2k-1) \frac{\pi}{2}\right)}{(2k-1) \pi \sin\left((2k-1) \frac{\pi}{2}\right)} \quad \text{per } k \geq 1$$

↓ soluzione nel dominio del tempo

$$v(x, t) = 1 - \sum_{k=1}^{\infty} \frac{4 \sin\left((k-1/2) \pi x/L\right)}{(2k-1) \pi} e^{-\frac{(2k-1)^2 \pi^2 t}{4 R_{int} C_{int}}} \quad \sin\left((2k-1) \frac{\pi}{2}\right) = (-1)^{k+1}$$

$$v(x, t) = 1 + \sum_{k=1}^{\infty} \rho_k(x) e^{s_k t}$$

44

```
clear all
% Input data
Len=0.1; % interconnection length (m)
T=200e-9; % simulation time (s)
dx=1e-3; % space discretization step
dt=1.5e-10; % time discretization step
r=0.075; % resistance per unit width (Ohm/cm)
c=10; % capacitance per unit width (aF/cm)
V0= 1; % voltage step amplitude
% convert into HDG units
r=r*dx;
c=c*dx;
% calculate space and time domain
x=0:dx:Len;
t=0:dt:T;
% =====
% METHOD 1: fully numeric - BACKWARD EULER METHOD
% =====
% determine entries for the matrix used for Backward Euler scheme
P=1/(r*c*dt/(dx^2));
Diagonal = diag((1+2*P)*ones(numel(x),1)); % inserisci elementi diagonali
UpDiagonal = diag(-P*ones(numel(x)-1,1),1); % inserisci elementi sopra-diagonale
DownDiagonal = diag(-P*ones(numel(x)-1,1),-1); % inserisci elementi sotto-diagonale
M=Diagonal+UpDiagonal+DownDiagonal;
% set boundary conditions
% (For Dirichlet BC: 1 coefficient in position (1,1))
M(1,1)=0; % delete all entries in the first row
M(1,1)=1; % place the coefficient
% (For Neumann BC: (three points first derivative) dv/dx=[3*v(x)-4*v(x-h)+v(x-2*h)]/(2*h))
M(end,1)=0; % delete all entries in the first row
M(end,end-2); % place the coefficient
M(end,end-1)=4; % place the coefficient
M(end,end-2)=1; % place the coefficient
% set initial condition
B=zeros(numel(x),1);
B(1)=1;
% =====
OutputVoltage_Euler=zeros(size(t));
for i=1:numel(t)
    % force Boundary Conditions
    B(1)=0;
    B(end)=0;
    u=M\B; % solve linear system
    % =====
```

```
% update the right-hand-side
figure(1)
subplot(2,1,1);
plot(x,u);
xlabel('x [m]');
axis ([0 Len 0 V0*1.1]);
timestamp='t=', num2str(t(i), '%2.3e\'' ), 's';
ylabel('Vout [V]');
title(timestamp);
% =====
OutputVoltage_Euler(i)=end; % save the voltage value at the end of
% transmission the line
subplot(2,1,2);
plot(t,OutputVoltage_Euler);
xlabel('t [s]');
ylabel('Vout (x=L, t) [V]');
axis ([0 T 0 V0*1.1]);
shg
drawnow
% =====
figure(2)
plot(t,OutputVoltage_Euler, 'k', 'linewidth', 2);
hold on
shg
legend('Fully numeric');
xlabel('t [s]');
ylabel('Vout (x=L, t) [V]');
% =====
% METHOD 2: semi-analytic solution
% =====
R=r*Len;
C=c*Len;
index_summation=5;
functionTosum=zeros(numel(x), numel(t));
figure(3)
plot(t,OutputVoltage_Euler, 'k', 'linewidth', 4);
hold on
xlabel('t [s]');
ylabel('Vout (x=L, t) [V]');
for k=1:index_summation
    temp=transpose(4*sin((k-1/2)*pi*x/Len)/((2*k-1)*pi)*exp(-(2*k-1)^2*pi^2*t/(4*R*C)));
    functionTosum=functionTosum+temp;
end
OutputVoltage_SemiAnalytic=functionTosum;
figure(4)
plot(t,OutputVoltage_SemiAnalytic(end,:), 'r', 'linewidth', 2);
title(['Summation index k=', num2str(k)]);
shg
drawnow
% =====
figure(2)
plot(t,OutputVoltage_SemiAnalytic(end,:), 'r', 'linewidth', 2);
hold on
legend('Fully numeric', 'Semi Analytical');
```

```
% =====
% METHOD 3: approximated-analytic solution
% =====
OutputVoltage_ApproxAnalytic=zeros(size(t));
for i=1:numel(t)
    if t(i)<0.1*R*C
        OutputVoltage_ApproxAnalytic(i)=2*V0*erfc(sqrt(R*C/(4*t(i))));
    elseif t(i)>0.1*R*C
        OutputVoltage_ApproxAnalytic(i)=...
            V0*(1-1.366*exp(-2.336*t(i)/(R*C))+0.366*exp(-9.4641*t(i)/(R*C)));
    else
        V(i)=0.31;
    end
end
figure(2)
plot(t,OutputVoltage_ApproxAnalytic, 'b', 'linewidth', 2);
legend('Fully numeric', 'Semi Analytical', 'Approx. Analytical');
```

supponiamo di avere una interconnessione in Al realizzata sulla prima metallizzazione di larghezza $1\mu\text{m}$


$$c = (W \times 30 + 2 \times 40) \text{ aF}/\mu\text{m}$$

$$r = 0.075/W\Omega/\mu\text{m}$$

	Field	Active	Pol	Al1	Al2	Al3	Al4	Al5
Pol	45	45						
Al1	30	41	57					
Al2	40	47	54					
Al3	13	15	17	36				
Al4	25	27	29	45				
Al5	8.9	9.4	10	15	41			
	9	10	20	25	40			
Al6	6.5	6.8	7	8.9	15	35		
Al7	14	15	15	16	25	40		
Al8	5.2	5.4	5.4	6.6	9.1	14	26	
	12	12	12	14	19	27	32	

Layer	Pol	Al1	Al2	Al3	Al4	Al5
Capacitance	40	95	85	85	85	115

45




90% $\rightarrow 1.0R_{int}C_{int} = 82.5ns$

50% $\rightarrow 0.38R_{int}C_{int} = 31.4ns$

Per una rete RC a parametri concentrati, il ritardo per un'escursione del segnale in uscita da 0 a 90% non vale $R_{int}C_{int}$!!

46



$$V_{out} = V_0 \left(1 - e^{-\frac{t}{R_{int}C_{int}}} \right)$$

se vogliamo $V_{out} = 90\%$

$$t = R_{int}C_{int} \ln 10 \cong 2.3R_{int}C_{int}$$

Per avere la stessa escursione di V_{out} nel circuito a parametri concentrati, serve un tempo pari a


$$t = 2.3R_{int}C_{int}$$

□ La linea a parametri distribuiti è più **veloce** di quella a parametri concentrati!

E' un risultato atteso visto che, preso un punto x tra 0 e L_{en} , se guardo verso la sorgente vedo una resistenza $< R_{int} \rightarrow$ questo vuol dire transitorio più veloce rispetto al circuito a parametri concentrati

47

Ritardo intrinseco dell'interconnessione



se $\Delta x \rightarrow 0$

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

$$\begin{cases} V(x,t) = V(x + \Delta x, t) + I(x,t)r\Delta x \\ I(x,t) = I(x + \Delta x, t) + c\Delta x \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$

↓

$$\begin{cases} \frac{V(x + \Delta x, t) - V(x,t)}{\Delta x} = -rI(x,t) \\ \frac{I(x + \Delta x, t) - I(x,t)}{\Delta x} = -c \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$

1


Ritardo intrinseco dell'interconnessione

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

ricaviamo

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t}$$

Equazione di diffusione



Analoga a quella della diffusione del calore.

Usata per descrivere la variazione della concentrazione di una certa quantità (es: materia, momento, energia) all'interno di una specifica regione rispetto a variazioni spaziali e temporali)

Per studiare questo sistema dobbiamo imporre dei vincoli:

❑ Condizione iniziale: Linea scarica

$$\rightarrow V(x, 0) = 0 \quad \forall x > 0$$

dobbiamo trovare

$V(x, t)$ per $t > 0$

❑ Condizioni al contorno per $x=0, L$:

$$\rightarrow V(0, t) = V_{in}(t) \quad \forall t > 0$$

$$\rightarrow I(L, t) = 0 \quad \forall t > 0$$

2

Ritardo intrinseco dell'interconnessione

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t}$$

Sfruttiamo la trasformata di Laplace

notazione:

$\check{V}(x, s)$ indica la trasformata di Laplace di $V(x, t)$. con $s \in \mathbb{C}$

$$rc \left(s\check{V}(x, s) - V(x, 0^-) \right) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$

condizione iniziale: rete scarica quindi $V(x, 0^-) = 0$

$$rcs\check{V}(x, s) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$

soluzione generale

$$\check{V}(x, s) = A(s)e^{x\sqrt{rcs}} + B(s)e^{-x\sqrt{rcs}}$$

ricordando che $\frac{\partial V(x, t)}{\partial x} = -rI(x, t)$

possiamo scrivere
l'espressione per la corrente

$$\check{I}(x, s) = -\frac{1}{r} \frac{\partial \check{V}(x, s)}{\partial x} = \sqrt{\frac{sc}{r}} B(s)e^{-x\sqrt{rcs}} - \sqrt{\frac{sc}{r}} A(s)e^{+x\sqrt{rcs}}$$

3

Ritardo intrinseco dell'interconnessione

□ Abbiamo bisogno di 2 condizioni al contorno:

BC1: $V(0, t) = V_{in}(t) \forall t > 0$

BC2: $\frac{\check{I}(L, s)}{\check{V}(L, s)} = Y(L, s)$: ammettenza di un generico carico

Applicando BC1 e BC2 scriviamo

$$\begin{cases} \check{V}(0, s) = \check{V}_{in}(s) = A(s) + B(s) \\ \check{I}(L, s) = \sqrt{\frac{sc}{r}} \frac{B(s)e^{-\sqrt{rcs}L} - A(s)e^{+\sqrt{rcs}L}}{B(s)e^{-\sqrt{rcs}L} + A(s)e^{+\sqrt{rcs}L}} \end{cases} \longrightarrow$$

risolvendo per $A(s)$ e $B(s)$ e inserendo le soluzioni nell'espressione per il potenziale scriviamo

$$\check{V}(x, s) = \check{V}_{in}(s) \frac{N(s)}{D(s)}$$

4

Ritardo intrinseco dell'interconnessione

$$\check{V}(x, s) = \check{V}_{in}(s) \frac{N(s)}{D(s)} \quad \text{dove} \quad N(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)$$

$$D(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh(\sqrt{sR_{int}C_{int}}) + Y(L, s) \sinh(\sqrt{sR_{int}C_{int}})$$

Nel caso specifico di input a gradino ($\check{V}_{in}(s) = \frac{1}{s}$) e di ammettenza $Y(L, s) = 0$ (linea di lunghezza L senza carico connesso in $x=L$) scriviamo

$$\check{V}(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)}{\cosh(\sqrt{sR_{int}C_{int}})}$$

E dunque, nel caso particolare di $x = L$:

$$\check{V}(L, s) = \frac{1}{s \cosh(\sqrt{sR_{int}C_{int}})}$$

5

Ci sono delle soluzioni approssimate dell'equazione differenziale per $x = L$ come ad esempio:

$$V(L, t) = \begin{cases} V_0 \operatorname{erfc}\left(\sqrt{\frac{R_{int}C_{int}}{4t}}\right) & t < 0.1R_{int}C_{int} \\ V_0 \left(1 - 1.366e^{\frac{-2.536t}{R_{int}C_{int}}} + 0.366e^{\frac{-9.4641t}{R_{int}C_{int}}}\right) & t > 0.1R_{int}C_{int} \end{cases}$$

dove $\operatorname{erfc}(x) = 1 - \frac{2}{\sqrt{\pi}} \int_0^x e^{-y^2} dy$ error-function complementare

per avere un'escursione del 90% ad una distanza L_{en} dall'inizio delle linea dove viene applicato il gradino di tensione, deve passare un tempo pari a

$$t = R_{int}C_{int}$$

Escursione percentuale	Parametri distribuiti [$R_{int}C_{int}$]	Elementi concentrati [$R_{int}C_{int}$]
0-90	1.0	2.3
10-90	0.9	2.2
0-63	0.5	1.0
0-50	0.4	0.7
0-10	0.1	0.1

6

Ritardo intrinseco dell'interconnessione

Soluzione più generale $\forall x$ con input a gradino

$$\check{V}(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{s R_{int} C_{int}}\right)}{\cosh(\sqrt{s R_{int} C_{int}})}$$

Si nota la presenza di:

- polo semplice in $s_0 = 0$
- infiniti poli semplici (radici di $\cosh(\sqrt{s R_{int} C_{int}}) = 0$) in $s_k = -p_k/(RC)$ per ogni intero $k \geq 1$

$$p_k = \frac{(2k-1)^2 \pi^2}{4} \quad k \geq 1$$

I residui corrispondenti a ogni polo sono $\rho_0 = 1$

$$\rho_k(x) = \frac{-4 \cos\left(\left(1 - \frac{x}{L}\right) (2k-1) \frac{\pi}{2}\right)}{(2k-1) \pi \sin((2k-1) \pi/2)} \quad \text{per } k \geq 1$$

↓ soluzione nel dominio del tempo

$$v(x, t) = 1 - \sum_{k=1}^{\infty} \frac{4 \sin((k-1/2) \pi x/L)}{(2k-1) \pi} e^{-\frac{(2k-1)^2 \pi^2 t}{4 R_{int} C_{int}}} \quad \sin\left((2k-1) \frac{\pi}{2}\right) = (-1)^{k+1}$$

$$v(x, t) = 1 + \sum_{k=1}^{\infty} \rho_k(x) e^{s_k t}$$

7

```
clear all
% Input data
Len=0.1; % interconnection length (m)
T=200e-9; % simulation time (s)
dx=1e-3; % space discretization step
dt=1.5e-10; % time discretization step
r=0.075; % resistance per unit width (Ohm/cm)
c=10; % capacitance per unit width (aF/cm)
V0= 1; % voltage step amplitude
% convert into HDG units
r=r*dx;
c=c*dx;
% calculate space and time domain
x=0:dx:Len;
t=0:dt:T;
% =====
% METHOD 1: fully numeric - BACKWARD EULER METHOD
% =====
% determine entries for the matrix used for Backward Euler scheme
P=1/(r*c*dt/(dx^2));
Diagonal = diag((1+P)*ones(numel(x),1)); % inserisci elementi diagonali
UpDiagonal = diag(-P*ones(numel(x)-1,1),1); % inserisci elementi sopra-diagonale
DownDiagonal = diag(-P*ones(numel(x)-1,1),-1); % inserisci elementi sotto-diagonale
M=Diagonal+UpDiagonal+DownDiagonal;
% set boundary conditions
% (For Dirichlet BC: 1 coefficient in position (1,1))
M(1,1)=0; % delete all entries in the first row
M(1,1)=1; % place the coefficient
% (For Neumann BC: (three points first derivative) dv/dx=[3*v(x)-v(x-h)+v(x+h)]/(2*h))
M(end,1)=0; % delete all entries in the first row
M(end,end-2); % place the coefficient
M(end,end-1)=4; % place the coefficient
M(end,end-2)=1; % place the coefficient
% set initial condition
B=zeros(numel(x),1);
B(1)=1;
% =====
OutputVoltage_Euler=nan(size(t));
for i=1:numel(t)
% force Boundary Conditions
B(i)=0;
B(end)=0;
% =====
u=M\B; % solve linear system
% =====
figure(1)
subplot(2,1,1);
plot(x,u);
xlabel('x [m]');
axis ([0 Len 0 V0*1.1]);
title('V(x,t)');
% =====
OutputVoltage_Euler(i)=end; % save the voltage value at the end of
% transmission the line
subplot(2,1,2);
plot(t,OutputVoltage_Euler);
xlabel('t [s]');
ylabel('Vout [V]');
axis ([0 T 0 V0*1.1]);
shg;
drawnow
% =====
figure(2)
plot(t,OutputVoltage_Euler,'k','linewidth',2);
hold on
shg;
legend('Fully numeric');
xlabel('t [s]');
ylabel('Vout [V]');
% =====
% METHOD 2: semi-analytic solution
% =====
R=r*Len;
C=c*Len;
index_summation=5;
functionTosum=FunctionTosumTemp;
OutputVoltage_SemiAnalytic=FunctionTosum;
pause(3)
plot(t,OutputVoltage_SemiAnalytic(end,:), 'r','linewidth',2);
title(['Summation index k=',num2str(k)]);
shg;
drawnow
% =====
figure(2)
plot(t,OutputVoltage_SemiAnalytic(end,:), 'r','linewidth',2);
hold on
legend('Fully numeric','Semi Analytical');
```


```
% =====
% METHOD 3: approximated-analytic solution
% =====
OutputVoltage_ApproxAnalytic=zeros(size(t));
for i=1:numel(t)
if t(i)<0.1*R*C
OutputVoltage_ApproxAnalytic(i)=2*V0*erfc(sqrt(R*C/(4*t(i))));
else
t(i)>0.1*R*C
OutputVoltage_ApproxAnalytic(i)=...
V0*(1-1.366*exp(-2.336*t(i)/(R*C))+0.366*exp(-9.4641*t(i)/(R*C)));
% else
% V(i)=0.31;
end
end
figure(2)
plot(t,OutputVoltage_ApproxAnalytic,'b','linewidth',2);
legend('Fully numeric','Semi Analytical','Approx. Analytical');
```

supponiamo di avere una
interconnessione in Al realizzata
sulla prima metallizzazione di
larghezza 1μm

$$c = (30 + 2 \times 40) \text{ aF}/\mu\text{m}$$

$$r = \frac{0.075}{W} = 0.075 \Omega/\mu\text{m}$$

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	55						
Al1	56	41	57				
	40	42	34				
Al2	13	15	17	36			
	25	27	28	45			
Al3	8,9	9,4	10	15	41		
	18	19	20	27	49		
Al4	6,3	6,8	7	8,9	15	35	
	14	15	16	19	27	45	
Al5	5,2	5,4	5,4	6,6	9,1	14	38
	12	12	12	14	16	27	32




$$90\% \rightarrow 1.0 R_{int} C_{int} = 82.5 \text{ ns}$$

$$50\% \rightarrow 0.38 R_{int} C_{int} = 31.4 \text{ ns}$$

Per una rete RC a parametri concentrati, il ritardo per un'escursione del segnale in uscita da 0 a 90% non vale $R_{int} C_{int}$!!

9



$$V_{out} = V_0 \left(1 - e^{-\frac{t}{R_{int} C_{int}}} \right)$$

↓
se vogliamo $V_{out} = 90\%$

$$t = R_{int} C_{int} \ln 10 \cong 2.3 R_{int} C_{int}$$

Per avere la stessa escursione di V_{out} nel circuito a parametri concentrati, serve un tempo pari a

$$t = 2.3 R_{int} C_{int}$$


□ La linea a parametri distribuiti è più **veloce** di quella a parametri concentrati!

E' un risultato atteso visto che, preso un punto x tra 0 e L_{en} , se guardo verso la sorgente vedo una resistenza $< R_{int} \rightarrow$ questo vuol dire transitorio più veloce rispetto al circuito a parametri concentrati

10

Modelli a parametri concentrati

Posso rappresentare una linea distribuita con una opportuna successione di celle a parametri concentrati con struttura a L, T o π




11

Indipendentemente dal tipo di rete utilizzata (L, T o π) dovrà risultare


$$\begin{cases} \sum_{i=1}^N R_i = R_{int} = rL_{en} \\ \sum_{i=1}^N C_i = C_{int} = cL_{en} \end{cases}$$

Le rappresentazioni circuitali delle interconnessioni viste ora (L, T o π), sono utili per determinare in modo analitico le costanti di tempo dominanti delle reti di resistenze e capacità → **formule di Elmore**

Consentono di calcolare la costante di tempo al prim'ordine (o, similmente il primo momento della risposta impulsiva) → è un'approssimazione della costante di tempo reale.



12



per il nodo 2:

$$C \frac{dV_2}{dt} = \frac{V_1 - V_2}{R_2} + \frac{V_3 - V_2}{R_3}$$

per trovare V_1 e V_3 devo ripetere la stessa procedura



trovo tante equazioni differenziali quando sono i nodi




complicato da risolvere

→ Formule di **Elmore**: consentono di calcolare, in un dato nodo, la costante di tempo dominante come

$$\tau_i = \sum_{k=1}^N C_k R_{ki} \quad \text{con} \quad R_{ki} = \sum_{j=1}^N R_j \in [\text{percorsi}(s \rightarrow i) \wedge \text{percorsi}(s \rightarrow k)]$$


13



$$\tau_i = \sum_{k=1}^N C_k R_{ki} \quad \text{con} \quad R_{ki} = \sum_{j=1}^N R_j \in [\text{percorsi}(s \rightarrow i) \wedge \text{percorsi}(s \rightarrow k)]$$

$$\begin{aligned} \tau_{A \rightarrow B} &= C_1 R_1 \\ &+ C_2 (R_1 + R_2) \\ &+ C_3 (R_1 + R_2) \\ &+ C_4 (R_1 + R_2 + R_4) \end{aligned}$$

14



$$\begin{aligned}\tau_{A \rightarrow B} &= C_1 R_1 \\ &+ C_2 (R_1 + R_2) \\ &+ C_3 (R_1 + R_2) \\ &+ C_4 (R_1 + R_2)\end{aligned}$$

Nel caso di assenza di diramazioni

$$\tau_{0 \rightarrow N} = \sum_{k=1}^N C_k \sum_{j=1}^k R_j = \sum_{k=1}^N R_k \sum_{j=k}^N C_j$$

Sfruttando la rappresentazione a parametri concentrati con schema a L, di una linea a parametri distribuiti, avremo

$$\begin{cases} R_i = \frac{R_{int}}{N} & \forall i \in 1, \dots, N \\ C_i = \frac{C_{int}}{N} & \forall i \in 1, \dots, N \end{cases} \quad \text{e dunque} \quad \tau_{0 \rightarrow N} = \frac{1}{N^2} \sum_{k=1}^N C_{int} \sum_{j=1}^k R_{int} = \frac{1}{N^2} \sum_{k=1}^N C_{int} k R_{int}$$

$$= \frac{R_{int} C_{int}}{N^2} \sum_{k=1}^N k = R_{int} C_{int} \frac{N(N+1)}{2N^2}$$

$$\tau_{0 \rightarrow N} = R_{int} C_{int} \frac{N(N+1)}{2N^2}$$

Se $N \rightarrow \infty$ $\tau = \frac{R_{int} C_{int}}{2}$


dunque il ritardo al 90% che vale circa 2.3τ diventa

$$\downarrow$$

$$\frac{2.3}{2} R_{int} C_{int}$$

$$\downarrow$$

e quasi uguale a $R_{int} C_{int}$



17

Linea pilotata da un driver

- ❑ L'interconnessione è pilotata da un **driver** → Il più semplice è un invertitore

$$\downarrow$$

Il ritardo complessivo dipenderà da


- ❑ ritardo dell'interconnessione
- ❑ caratteristiche del driver

Notiamo anche che l'analisi di un driver connesso ad una linea non è di facile trattazione → sarebbe necessario stabilire cosa fornisce il driver in input alla linea e usare questa informazione come condizione al contorno per la soluzione dell'equazione di diffusione

Per eliminare tale complessità:

- ❑ assumiamo una commutazione **istantanea** dell'ingresso dell'invertitore
- ❑ che le capacità parassite sul nodo di uscita dell'invertitore siano piccole rispetto a C_{int} in modo tale da trascurarle
- ❑ l'interconnessione viene schematizzata mediante **parametri concentrati** C_{int} e R_{int}

18



Rispetto ai casi già studiati in precedenza, ora tra transistore e capacità di uscita è presente la resistenza R_{int}




ci sono due potenziali incogniti V_{OI} e V_{II}

Le espressioni per la corrente in regime di saturazione e di triodo sono note → potremmo calcolare analiticamente il ritardo.





Otterremmo espressioni complicate → per ovviare a questo problema **semplifichiamo la relazione tra tensione e corrente del transistore**



approssimazioni

1) $V_{DS} < V_x$, cioè in regione triodo: $I_{DS} = \frac{V_{DS}}{R_{dr}}$

2) $V_{DS} > V_x$, cioè in regione di saturazione $I_{DS} = I_{dr}$



Assumiamo come condizione iniziale che la linea sia carica

$$V_{II}(t=0) = V_{OI}(t=0) = V_{DD}$$

FASE 1: nMOS in saturazione → scarica a **corrente costante**

$$I_{DS} = I_{dr} = \text{const}$$

equazione che governa la scarica è: $(C_L + C_{int}) \frac{dV_{OI}}{dt} = -I_{dr}$

$$V_{OI}(t) = V_{DD} - \frac{I_{dr}}{C_L + C_{int}} t$$


$V_{OI}(t)$ diminuisce linearmente finché $V_{II} = V_x$ per $t = t_1$ 21

Quando $V_{II} = V_x$ cioè quando $V_{II} = V_{OI} - R_{int}I_{dr} = V_x$

$$V_{DD} - \frac{I_{dr}}{C_L + C_{int}} t_1 - R_{int}I_{dr} = V_x$$

dalla quale ricaviamo il tempo t_1

$$t_1 = (C_L + C_{int})R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right)$$




se R_{int} è tale per cui $R_{int}I_{dr} > V_{DD} - V_x$ vuol dire che il transitorio in cui l'nMOS è in saturazione **non esiste**
→ in altre parole il transistor parte in regione triodo

Tensione al nodo OI al tempo t_1 :

$$V_{OI}(t_1) = V_x + R_{int}I_{dr}$$

FASE 2: l'nMOS è in triodo e secondo l'approssimazione precedente, lo possiamo vedere come fosse una resistenza di valore R_{dr}



$$R_{tot} = R_{dr} + R_{int}$$

$$C_{tot} = C_{int} + C_L$$

$$\begin{cases} I_C = C_{tot} \frac{dV_{OI}}{dt} \\ I_R = -I_C \\ I_R = \frac{V_{II}}{R_{dr}} = \frac{V_{OI}}{R_{tot}} \end{cases}$$

$$-\frac{V_{OI}}{R_{tot}} = C_{tot} \frac{dV_{OI}}{dt}$$

$$\int_0^{t_2} -\frac{dt}{R_{tot}C_{tot}} = \int_{V_{OI}(t_1)}^{V_{OI}(t_2)} \frac{dV_{OI}}{V_{OI}}$$

$$t_2 = R_{tot}C_{tot} \ln \left(\frac{V_{OI}(t_1)}{0.1V_{DD}} \right)$$

↓

$$t_2 = R_{tot}C_{tot} \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$



$$t_2 = R_{tot}C_{tot} \ln \frac{V_{OI}(t_1)}{V_{OI}(t_2)}$$

considerando il transistor esaurito per
 $V_{OI}(t_2) = 0.1V_{DD}$

23

$$T_{90\%} = T_1 + T_2 = (C_{int} + C_L)R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right) + (R_{int} + R_{dr})(C_{int} + C_L) \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$

dipende da

- ☐ parametri dell'interconnessione: R_{int} e C_{int}
- ☐ caratteristiche del driver: I_{dr} , R_{dr} e V_x

Nel caso di interconnessioni sufficientemente lunghe e/o di driver con dimensionamenti sufficientemente grandi (quindi I_{dr} grandi)

$$R_{int}I_{dr} \approx V_{DD} - V_x$$

in questo caso $t_1 \ll t_2$

e in particolare possiamo scrivere

$$\begin{cases} \text{se } t_1 \rightarrow 0 \\ \text{se } V_x + R_{int}I_{dr} \approx V_{DD} \end{cases}$$

$$T_{90\%} \approx 2.3(R_{int} + R_{dr})(C_{int} + C_L)$$

24

$$T_{90\%} \approx 2.3[(R_{int}C_{int}) + (R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

Il termine $2.3(R_{int}C_{int})$ è il ritardo intrinseco dell'interconnessione «a parametri concentrati» corrispondente ad un'escursione del segnale del 90%

sappiamo che è il ritardo intrinseco di una interconnessione a parametri distribuiti corrispondente ad un'escursione al 90% è pari a $R_{int}C_{int}$.

In modo **empirico** teniamo conto della natura distribuita dell'interconnessione scrivendo (per $t_1 \rightarrow 0$)

$$T_{90\%} \approx (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

$$\approx (rcL_{en}^2) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$


se $C_L \ll C_{int}$ allora:

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

25

Riepilogo

$$T_{90\%} = T_1 + T_2 = (C_{int} + C_L)R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right) + (R_{int} + R_{dr})(C_{int} + C_L) \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$



$\left\{ \begin{array}{l} \text{se } t_1 \rightarrow 0 \\ \text{se } V_x + R_{int}I_{dr} \approx V_{DD} \end{array} \right.$

$$T_{90\%} \approx 2.3(R_{int} + R_{dr})(C_{int} + C_L)$$

$$T_{90\%} = 2.3(R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

In modo empirico $2.3(R_{int}C_{int}) \rightarrow R_{int}C_{int}$

$$T_{90\%} = (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

se $C_L \ll C_{int}$

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

dipende dal quadrato della
lunghezza della linea!

26

Nel caso in cui $R_{int}C_{int} \ll 2.3R_{dr}C_{int}$

Allora $T_{90\%}$ è molto simile a quello di un driver caricato con capacità C_{int}

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

↓

$$T_{90\%} \approx 2.3R_{dr}cL_{en}$$

Interconnessione RC come semplice capacità C_{int}

Quando possiamo considerare l'interconnessione RC come semplice capacità C_{int} ?

riconsideriamo: $T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$

se, ad esempio, $2.3R_{dr}C_{int} > 10R_{int}C_{int}$

$$R_{dr} > 10 \frac{R_{int}}{2.3} \rightarrow L_{en} < 2.3 \frac{R_{dr}}{10r}$$

se questa condizione è verificata allora possiamo considerare la linea puramente capacitiva e trascurare gli effetti resistivi della linea

se invece $L_{en} > 2.3 \frac{R_{dr}}{10r}$

allora dobbiamo tenere in considerazione della natura distribuita della rete RC

Determinazione dei parametri del driver

sappiamo che la corrente di saturazione vale

$$I_{sat} = I_{dr} = \frac{\beta_n}{2} (V_{DD} - V_T)^2 \quad \text{dove per semplicità trascuriamo il termine } (1 + \lambda V_{DS})$$

per quanto riguarda il termine R_{dr} e V_x ricordiamo che in regione triodo


$$I_{DS} = \frac{\beta_n}{2} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2] \quad \text{dove anche in questo caso trascuriamo la modulazione della lunghezza di canale } \lambda$$

I_{DS} è funzione quadratica di V_{DS} !

La determinazione di R_{dr} e V_x può avvenire in due modi diversi

29

Determinazione dei parametri del driver



Metodo 1) Estrapoliamo la relazione I_{DS} - V_{DS} sulla base del tratto lineare nell'intorno di $V_{DS} = 0$

$$\left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_{V_{DS}=0} = \beta_n (V_{DS} - V_T) - \beta_n V_{DS} \Big|_{V_{DS}=0} = \beta_n (V_{DS} - V_T)$$

$$R_{dr} = \frac{1}{\beta_n (V_{DS} - V_T)_{V_{DS}=0}} \quad \text{e} \quad V_x = R_{dr} I_{dr}$$

stiamo sovrastimando I_{DS} in regione triodo e quindi
sottostimando il ritardo

Metodo 2)

$$R_{dr} = \frac{V_{x(2)}}{I_{dr}} = \frac{V_{DD} - V_T}{\frac{\beta_n}{2} (V_{DD} - V_T)^2} = \frac{2}{\beta_n (V_{DD} - V_T)}$$

stiamo sottostimando I_{DS} in regione triodo e quindi
sovrastimando il ritardo

30

$$R_{inv} = R_{dr}??$$

Supponiamo che con la metodologia del Logical Effort si determini una resistenza equivalente di un invertitore simmetrico pari a R_{inv}

Ricordando che R_{inv} è definita al 90% dell'escursione del segnale di uscita

Posso assumere $R_{inv} = R_{dr}$ e usarla per calcolare il ritardo?

No, perché R_{inv} è definita già al 90% dell'escursione dunque il valore da usare per il pilotaggio dell'interconnessione sarà:

$$R_{dr} = \frac{R_{inv}}{2.3}$$

questo perché R_{dr} rappresenta una resistenza a tutti gli effetti mentre R_{inv} , di nuovo, è definita al 90% dell'escursione

esempio

Se il termine rcL_{en}^2 risulta molto maggiore di $2.3R_{dr}cL_{en}$, allora, anche agendo sul dimensionamento del transistor non si otterranno miglioramenti significativi del ritardo

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$




Dobbiamo partizionare l'interconnessione!

- ☐ Partizionamento di interconnessioni – ripetitori ad area minima
- ☐ Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo
- ☐ Ripetitori in cascata

33

Partizionamento di interconnessioni – ripetitori ad area minima

Se il termine $2.3R_{dr}C_{int} < R_{int}C_{int}$ il ritardo è dominato fortemente dall'interconnessione e l'unico modo per ridurre il ritardo è attraverso un partizionamento della linea con l'inserimento di opportuni driver ([ripetitori](#))



$$T_{90\%} \approx (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

$$T_{90\%} = k \left[2.3 \left(R_{dr}c \left(\frac{L_{en}}{k} \right) + r \left(\frac{L_{en}}{k} \right) C_{dr} + R_{dr}C_{dr} \right) + rc \left(\frac{L_{en}}{k} \right)^2 \right]$$

$$= 2.3(R_{dr}cL_{en} + rL_{en}C_{dr} + kR_{dr}C_{dr}) + rc \frac{L_{en}^2}{k}$$

34

Partizionamento di interconnessioni – ripetitori ad area minima

$$\frac{dT_{90\%}}{dk} = 0 \rightarrow rc \left(\frac{L_{en}}{k} \right)^2 = 2.3 R_{dr} C_{dr} \longrightarrow k_{ott} = \sqrt{\frac{rc L_{en}^2}{2.3 R_{dr} C_{dr}}}$$

ritardo intrinseco di
un tratto di
interconnessione

ritardo driver
caricato da C_{dr}

sostituendo k_{ott} nell'espressione di $T_{90\%}$ troviamo:

$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

$R_{dr}C_{int}$

$R_{int}C_{dr}$

35

Partizionamento di interconnessioni – ripetitori ad area minima

$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

- ❑ Notiamo come il ritardo dipende **linearmente** e non più **quadraticamente** da L_{en}
- ❑ I termini $R_{dr}C_{int}$ e $R_{int}C_{dr}$ non vengono modificati dall'ottimizzazione
- ❑ Il k non sarà un numero intero → vale quanto detto nel caso di uso della metodologia del *logical effort*
- ❑ Quando devo aspettarmi un netto miglioramento rispetto al caso di interconnessione non partizionata?

36

esempio

37


Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo

Se nell'espressione per il ritardo il termine $R_{dr}C_{int} = R_{dr}cL_{en}$ (che non è stato modificato dall'ottimizzazione) è rilevante $\rightarrow$ possiamo provare a **ridurre R_{dr}**

In questo caso i parametri di progetto sono:

☐ k

☐ Il dimensionamento h dei driver $\xrightarrow{\text{sappiamo che avrò}} \begin{cases} \frac{R_{dr}}{h} \text{ rappresenta la nuova } R_{dr} \\ C_{dr}h \text{ rappresenta la nuova } C_{dr} \end{cases}$



38

Dimensionamento ottimo dei ripetitori

In questo caso i parametri di progetto sono:

□ k

□ Il dimensionamento h dei driver

sappiamo che avrò

$$\begin{cases} \frac{R_{dr}}{h} \text{ rappresenta la nuova } R_{dr} \\ C_{dr}h \text{ rappresenta la nuova } C_{dr} \end{cases}$$

Similmente al caso precedente

$$\begin{aligned} T_{90\%} &= k \left[2.3 \left(\left(\frac{R_{dr}}{h} \right) c \left(\frac{L_{en}}{k} \right) + r \left(\frac{L_{en}}{k} \right) (C_{dr}h) + \left(\frac{R_{dr}}{h} \right) (C_{dr}h) \right) + rc \left(\frac{L_{en}}{k} \right)^2 \right] \\ &= 2.3 \left(\left(\frac{R_{dr}}{h} \right) c L_{en} + r L_{en} (C_{dr}h) + k \left(\frac{R_{dr}}{h} \right) (C_{dr}h) \right) + rc \frac{L_{en}^2}{k} \end{aligned}$$

Cerchiamo la condizione di ottimo rispetto al dimensionamento del driver h

$$\frac{dT_{90\%}}{dh} = 0$$

39

Dimensionamento ottimo dei ripetitori

$$\frac{dT_{90\%}}{dh} = 0 \longrightarrow \frac{dT_{90\%}}{dh} = -\frac{R_{dr}cL_{en}}{h^2} + rL_{en}C_{dr} = 0$$

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}}$$

Notiamo che i termini che dipendono da k non dipendono da $h \rightarrow$ quindi k_{ott} è quello trovato in precedenza

Sostituendo le espressioni di h e k nell'espressione di $T_{90\%}$ troviamo:

$$T_{90\%} = 2(2.3 + \sqrt{2.3})L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$T_{90\%} \approx 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

40

$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc} \rightarrow \text{ottimizzando numero di tratti di linea } k \text{ e con dim.min.}$$

$$T_{90\%} = 7.6L_{en}\sqrt{R_{dr}C_{dr}rc} \rightarrow \text{ottimizzando numero di tratti di linea } k \text{ e il dimensionamento dei driver } h$$

La seconda espressione mostra che il miglioramento di $T_{90\%}$ è rilevante quando i ritardi $R_{dr}cL_{en}$ e $rL_{en}C_{dr}$ sono molto diversi dopo la prima ottimizzazione

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}} \xrightarrow{\text{se } R_{dr}C_{int} \ll R_{int}C_{dr}} h \ll 1$$

Contraddice l'ipotesi alla base del dimensionamento degli stadi con $h > 1$ che vorrebbe far diminuire la resistenza dei driver a dimensionamento minimo


In particolare il miglioramento di $T_{90\%}$ è rilevante quando

$$\begin{cases} R_{dr}cL_{en} \gg rL_{en}C_{dr} \\ R_{dr}cL_{en} \gg L_{en}\sqrt{2.3R_{dr}C_{dr}rc} \end{cases} \longrightarrow \text{si verifica quando } R_{dr}c \gg rC_{dr}$$

$$\sqrt{2.3(R_{dr}C_{int})(R_{int}C_{dr})}$$

41


Partizionamento di interconnessioni – ripetitori ad area minima



$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

$$k_{ott} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}}$$

Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo



$$T_{90\%} \approx 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$k_{ott} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}}$$

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}}$$

42


esempio

43

Ripetitori in cascata

Se possiamo considerare l'interconnessione come una pura capacità $C_{int} = cL_{en}$

Usiamo quanto già appreso in precedenza



In questo caso i parametri di progetto sono:

- Il numero n degli invertitori
- Il fattore f di aumento progressivo dei dimensionamenti $\rightarrow$ *step-up* ratio

Si nota come i primi $n - 1$ stadi abbiano come carico la capacità di ingresso dello stadio che segue $\rightarrow$ dunque il loro ritardo sarà $2.3fR_{dr}C_{dr}$

44

L'ultimo invertitore che è connesso direttamente all'interconnessione avrà un ritardo dato da:

se $C_L \ll C_{int}$ allora:

$$T_{90\%} \approx r c L_{en}^2 + 2.3 R_{dr} c L_{en}$$



$$T_{90\%} = r c L_{en}^2 + 2.3 \frac{R_{dr}}{f^{(n-1)}} c L_{en}$$


E dunque il ritardo complessivo sarà dato da

$$T_{90\%} = 2.3(n-1)f R_{dr} C_{dr} + \left[2.3 \frac{R_{dr}}{f^{(n-1)}} C_{int} + R_{int} C_{int} \right]$$

$$T_{90\%} = 2.3(n-1)f R_{dr} C_{dr} + \left[2.3 \frac{R_{dr}}{f^{(n-1)}} c L_{en} + r c L_{en}^2 \right]$$

Il valore ottimo si ottiene annullando le derivate rispetto a n e f

$$\begin{cases} \frac{dT_{90\%}}{dn} = 0 \rightarrow C_{dr} - c L_{en} \frac{\ln f}{f^n} = 0 \\ \frac{dT_{90\%}}{df} = 0 \rightarrow C_{dr} - \frac{c L_{en}}{f^n} = 0 \end{cases}$$



$$\begin{cases} n = \ln\left(\frac{C_{int}}{C_{dr}}\right) = \ln\left(\frac{c L_{en}}{C_{dr}}\right) \\ f = e \end{cases}$$

45

$$T_{90\%} = r c L_{en}^2 + 2.3 \frac{R_{dr}}{f^{(n-1)}} c L_{en} \xrightarrow[\text{in precedenza}]{\text{sostituendo risultati trovati}}$$

$$T_{90\%} = 2.3 e R_{dr} C_{dr} \ln\left(\frac{c L_{en}}{C_{dr}}\right) + r c L_{en}^2$$



da confrontare con

$$T_{90\%} \approx 2.3 R_{dr} c L_{en} + r c L_{en}^2$$

Si vede come l'approccio che prevede una cascata di invertitori:

- ❑ riduce drasticamente il termine legato al driver $R_{dr} C_{int}$
- ❑ non modifica il ritardo intrinseco della linea $r c L_{en}^2$ (che dipende quadraticamente dalla lunghezza della linea)

L'utilità di questo approccio sarà efficace nel caso in cui $2.3 R_{dr} c L_{en} \gg r c L_{en}^2$



46

esempio

47

Alcuni risultati

$T_{90\%}$ di una linea RC in Al ($\rho_{Al} = 3\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$





- Resistività r bassa $\rightarrow$ ritardo caso singolo buffer è lineare (non dominato da rcL_{en}^2)
- Pilotaggio con driver ripetuti a dimensionamento minimo è poco efficace
- Con driver ottimizzati, essendo $R_{dr}c \gg rC_{dr}$, $T_{90\%}$ è molto minore

48

Alcuni risultati

$T_{90\%}$ di una linea RC in polySi ($\rho_{polySi} = 1000\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$





- Ritardo intrinseco della linea dominante per lunghezze di circa $10^3\mu m \rightarrow$ infatti il ritardo con singolo driver aumenta in modo quadratico con L_{en}
- Pilotaggio con cascata di driver risulta poco efficace vista l'importanza del ritardo intrinseco
- $R_{dr}c$ paragonabile a $rC_{dr} \rightarrow$ l'ottimizzazione dei dimensionamento dei ripetitori non produce un grande miglioramento rispetto al ripetitore minimo

49

Alcuni risultati

$T_{90\%}$ di una linea in Tungsten silicide ($\rho_{WSi_2} = 130\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$




- Resistività intermedia tra polisilicio e alluminio $\rightarrow$ proprietà dei ritardi intermedia rispetto ai due casi precedenti

50

Interconnessioni a basse perdite

Abbiamo visto come possiamo schematizzare un tratto Δx di linea



Sappiamo che l'induttanza è definita come rapporto $\frac{\theta}{i}$



l sarà quindi definita in base al flusso di campo magnetico per unità di lunghezza della linea



Questa definizione, che è corretta, risulta laboriosa nel nostro caso

Stimiamo l sfruttando il fatto che: un conduttore immerso in un materiale isolante omogeneo si ha che

$$lc = \frac{1}{v_l^2} = \frac{\epsilon_{di}\mu_{di}}{v_{l0}^2} \approx \frac{\epsilon_{di}}{v_{l0}^2}$$

- dove v_l è la velocità della luce nel dielettrico
- dove v_{l0} è la velocità della luce nel vuoto

51

Possiamo quindi calcolare il valore di induttanza per unità di lunghezza una volta nota la capacità per unità di lunghezza come:

$$l = \frac{1}{c} \frac{1}{v_l^2} = \frac{1}{c} \frac{\epsilon_{di}\mu_{di}}{v_{l0}^2} \approx \frac{1}{c} \frac{\epsilon_{di}}{v_{l0}^2}$$

Dielectric	ϵ_r	Propagation speed (cm/nsec)
Vacuum	1	30
SiO ₂	3.9	15
PC board (epoxy glass)	5.0	13
Alumina (ceramic package)	9.5	10

Il sistema di equazioni che descrive il circuito RLC sarà

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) - l \frac{\partial I(x,t)}{\partial t} \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$



- Derivando rispetto a x la prima equazione
- Sostituendo nella seconda si ottiene

$$\begin{aligned} \frac{\partial^2 V(x,t)}{\partial x^2} &= rc \frac{\partial V(x,t)}{\partial t} + lc \frac{\partial^2 V(x,t)}{\partial t^2} \\ &= rc \frac{\partial V(x,t)}{\partial t} + \frac{1}{v_l^2} \frac{\partial^2 V(x,t)}{\partial t^2} \end{aligned}$$

52

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t} + \frac{1}{v_l^2} \frac{\partial^2 V(x, t)}{\partial t^2}$$

E' un'equazione di propagazione con attenuazione

Risulta conveniente trasformare il tempo nel dominio delle frequenze $\begin{cases} V(x, t) \rightarrow V(x, \omega) \\ I(x, t) \rightarrow I(x, \omega) \end{cases}$

$$\begin{cases} \frac{\partial V(x, t)}{\partial x} = -rI(x, t) - l \frac{\partial I(x, t)}{\partial t} \\ \frac{\partial I(x, t)}{\partial x} = -c \frac{\partial V(x, t)}{\partial t} \end{cases}$$

Trasformo nel dominio delle frequenze

$$\begin{cases} \frac{\partial V(x, \omega)}{\partial x} = -(r + j\omega l)I(x, \omega) \\ \frac{\partial I(x, \omega)}{\partial x} = -j\omega c V(x, \omega) \end{cases}$$

Equazione dei telegrafisti
(con conduttanza $g=0$)

53

Sfruttiamo il fatto che, per una generica linea RLC (anche con una eventuale conduttanza g in parallelo al condensatore), si può dimostrare che per una linea infinitamente lunga

$$\frac{V(x, \omega)}{I(x, \omega)} = Z(\omega) \quad \text{impedenza generalizzata} \quad \text{dove} \quad Z(\omega) = \sqrt{\frac{r + j\omega l}{g + j\omega c}} \approx \sqrt{\frac{r + j\omega l}{j\omega c}}$$

non dipende dalla sezione x !!

$$\text{e dove} \quad V(x, \omega) = V(0, \omega) e^{-\underbrace{\sqrt{j\omega c(r + j\omega l)}}_{\gamma(\omega)} x}$$

$\gamma(\omega)$ costante di propagazione

Restringiamo l'analisi nel caso in cui $r \ll \omega l$

In altre parole stiamo analizzando il comportamento alle alte frequenze (più alte di r/l)

$$Z(\omega) \approx \sqrt{\frac{j\omega l}{j\omega c}} = Z_0 = \sqrt{\frac{l}{c}} = \frac{1}{v_l c} = v_l l \quad \leftarrow \quad \text{In questo caso l'impedenza caratteristica è reale e non dipende da } \omega$$

54

In questo caso la costante di propagazione diventa

$$\gamma(\omega) = \sqrt{j\omega c(r + j\omega l)} \approx j\omega\sqrt{lc} + \frac{r}{2}\sqrt{\frac{c}{l}}$$

ricordando che $\begin{cases} v_l = \frac{1}{\sqrt{lc}} \\ Z_0 = \sqrt{\frac{l}{c}} \end{cases} \Rightarrow \gamma(\omega) \approx j \frac{\omega}{v_l} + \frac{r}{2Z_0}$

e dunque il potenziale risulta

$$V(x, \omega) = V(0, \omega)e^{-\gamma(\omega)x} = V(0, \omega)e^{-j\frac{\omega}{v_l}x}e^{-\frac{r}{2Z_0}x}$$

$$= V(0, \omega)e^{-j\omega t_f l}e^{-\alpha x}$$

- dove $t_{fl} = x/v_l$ è il **tempo di volo**
- dove $\alpha = r/2Z_0$ è la **costante di attenuazione**

55

$$V(x, \omega) = V(0, \omega)e^{-j\omega t_{fl}}e^{-\alpha x}$$

- ❑ Il potenziale presenta un termine di sfasamento nel dominio delle frequenze $e^{-j\omega t_{fl}} \rightarrow$ un **ritardo nel dominio del tempo** che dipende dalla posizione x (infatti $t_{fl} = x/v_l$)
- ❑ tale ritardo non dipende dalla frequenza $\rightarrow$ linea non dispersiva
- ❑ C'è un **termine di attenuazione esponenziale** $e^{-\alpha x}$: onda iniettata al tempo $t=0$ alla sezione $x=0$ raggiunge la generica sezione x con attenuazione che dipende dal rapporto tra resistività per unità di lunghezza r e l'impedenza caratteristica Z_0

TABLE 2.3. Key Properties of the Fourier Transformation

Time Function	Fourier Transform
$f(t)$	$F(j\omega)$
$df(t)/dt$	$j\omega F(j\omega)$
$\int_{-\infty}^t f(\tau) d\tau$	$\frac{1}{j\omega} F(j\omega) + \pi F(0) \delta(\omega)$
$f_1(t) * f_2(t)$	$F_1(j\omega) F_2(j\omega)$
$\int_{-\infty}^{\infty} f(t) ^2 dt$	$\frac{1}{2\pi} \int_{-\infty}^{\infty} F(j\omega) ^2 d\omega$
$f(t - t_0)$	$F(j\omega) e^{-j\omega t_0}$
$f(t) e^{j\omega_0 t}$	$F(j\omega - j\omega_0)$
$k_1 f_1(t) + k_2 f_2(t)$	$k_1 F_1(j\omega) + k_2 F_2(j\omega)$

- ❑ Visto che abbiamo assunto $r \ll \omega l$ stiamo facendo un'analisi in frequenza valida per "alte" frequenze.
 - ❑ → questo approccio non descrive completamente la linea di trasmissione e non è sufficiente per calcolare la risposta dell'interconnessione ad un gradino di tensione

56

- Tornando alla linea di lunghezza infinita con stimolo in ingresso dato da un gradino di potenziale, la tensione al tempo t e sezione x sarà data da:


$$V(x, t) = V_0 [e^{-\alpha x} + f_{sl}(x, t)] u\left(t - \frac{x}{v_l}\right)$$

$$= V_0 [e^{-\alpha x} + f_{sl}(x, t)] u(t - t_{fl})$$

$$u(y) \begin{cases} 0 & y \leq 0 \\ 1 & y \geq 0 \end{cases}$$

$f_{sl}(x, t)$ è una generica funzione lentamente variabile sulle scale temporali di un tempo di volo t_{fl} e tale che

$$\lim_{t \rightarrow \infty} [e^{-\alpha x} + f_{sl}(x, t)] \rightarrow 1$$



$V(x, t)$ è costituito da:

- una componente $V_0 e^{-\alpha x}$ che raggiunge x in un tempo t_{fl}
- una componente lenta $f_{sl}(x, t)$ che garantisce il raggiungimento di V_0 in un tempo sufficientemente lungo

57

Linea con forti perdite e a basse perdite

Fortemente dispersiva

$$e^{-\alpha L_{en}} < 0.08$$



$$\frac{r L_{en}}{2 Z_0} > 2.5$$



$$L_{en} > 5 \frac{Z_0}{r}$$

poco meno del 10% dell'onda iniettata raggiunge l'uscita della linea in un tempo pari a t_{fl}

Basse perdite

$$e^{-\alpha L_{en}} > 0.78$$



$$\frac{r L_{en}}{2 Z_0} < 0.25$$




$$L_{en} < \frac{Z_0}{2r}$$

quasi l'80% dell'onda iniettata raggiunge l'uscita della linea in un tempo pari a t_{fl}

58

Interconnessioni rlc

Abbiamo visto come possiamo schematizzare un tratto Δx di linea



Sappiamo che l'induttanza è definita come rapporto $\frac{\theta}{i}$

↓

l sarà quindi definita in base al flusso di campo magnetico per unità di lunghezza della linea

↓

Questa definizione, che è corretta, risulta laboriosa nel nostro caso (nelle prossime slide vediamo come ricavare un'espressione più agevole per l)

Il sistema di equazioni che descrive il circuito RLC sarà

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) - l \frac{\partial I(x,t)}{\partial t} \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$



- Derivando rispetto a x la prima equazione
- Sostituendo nella seconda si ottiene

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t} + lc \frac{\partial^2 V(x,t)}{\partial t^2}$$

1

DIMOSTRAZIONE

2

Interconnessioni rlc

Ora notiamo che nel caso particolare in cui $r=0$ si ha che:

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t} + lc \frac{\partial^2 V(x,t)}{\partial t^2} \quad \longrightarrow \quad \boxed{\frac{\partial^2 V(x,t)}{\partial x^2} = lc \frac{\partial^2 V(x,t)}{\partial t^2}}$$

Questa equazione per linea non-dissipativa assomiglia all'equazione di propagazione di un'onda (**equazione di d'Alembert**):

$$\boxed{\nabla^2 u(r,t) - \frac{1}{v^2} \frac{\partial^2 u(r,t)}{\partial t^2} = 0} \quad \xrightarrow{\text{caso 1D}} \quad \boxed{\frac{\partial^2 u(x,t)}{\partial x^2} - \frac{1}{v^2} \frac{\partial^2 u(x,t)}{\partial t^2} = 0}$$


dove $u(x,t)$ rappresenta l'intensità dell'onda nel punto x e al tempo t e con v : velocità di propagazione dell'onda nel mezzo.

$$\text{E dunque: } lc = \frac{1}{v_l^2}$$

3

Alcuni esempi

Linea coassiale




$$c = \frac{2\pi\epsilon}{\ln \frac{r_2}{r_1}} \quad l = \frac{\mu}{2\pi} \ln \frac{r_2}{r_1}$$

$$lc = \frac{1}{v_l^2} = \epsilon\mu = \epsilon_{di}\mu_{di}\epsilon_0\mu_0$$

$$= \epsilon_{di}\mu_{di} \frac{1}{v_0^2}$$

Linea coplanare




$$c = \frac{2\pi\epsilon}{\cosh^{-1} \frac{h}{r}} \quad l = \frac{\mu}{2\pi} \cosh^{-1} \frac{h}{r}$$

$$lc = \frac{1}{v_l^2} = \epsilon\mu = \epsilon_{di}\mu_{di}\epsilon_0\mu_0$$

$$= \epsilon_{di}\mu_{di} \frac{1}{v_0^2}$$

Linea bifilare



$$c = \frac{2\pi\epsilon}{\cosh^{-1} \frac{h^2 - 2r^2}{2r^2}}$$

$$l = \frac{\mu}{2\pi} \cosh^{-1} \frac{h^2 - 2r^2}{2r^2}$$

$$lc = \frac{1}{v_l^2} = \epsilon\mu = \epsilon_{di}\mu_{di}\epsilon_0\mu_0$$

$$= \epsilon_{di}\mu_{di} \frac{1}{v_0^2}$$

La velocità di propagazione di una onda in questi casi è pari alla velocità della luce nel mezzo che riempie la linea e NON dipende dalle caratteristiche geometriche della linea!

Si può dimostrare che lo stesso vale anche per linee non-distorcenti ($rc = gl$) o per segnali ad «alte frequenze»⁴

Alcune note

Si può dimostrare che solamente nei casi di linea **non dispersiva** ($r = 0$) oppure **non-distorcenti** ($rc = gl$) per segnali ad «**alte frequenze**» ($r \ll \omega l$) la velocità di propagazione di un segnale non dipende dalla sua pulsazione ω . In termini generali, invece, la velocità di propagazione può dipendere dalla pulsazione del segnale

→ un segnale generico (che può essere scomposto nelle sue componenti armoniche mediante trasformata di Fourier) verrà tanto più distorto quanto è lunga la linea di trasmissione dato che le sue componenti spettrali viaggeranno a velocità diverse nella linea di trasmissione!

Possiamo quindi calcolare il valore di induttanza per unità di lunghezza una volta nota la capacità per unità di lunghezza come:

$$l = \frac{1}{c} \frac{1}{v_l^2} = \frac{1}{c} \frac{\epsilon_{di} \mu_{di}}{v_{l0}^2} \approx \frac{1}{c} \frac{\epsilon_{di}}{v_{l0}^2}$$

Dielectric	ϵ_r	Propagation speed (cm/nsec)
Vacuum	1	30
SiO ₂	3.9	15
PC board (epoxy glass)	5.0	13
Alumina (ceramic package)	9.5	10

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t} + \frac{1}{v_l^2} \frac{\partial^2 V(x,t)}{\partial t^2}$$

E' un'equazione di propagazione con attenuazione

Assumiamo che la linea di trasmissione sia connessa ad un generatore di tensione sinusoidale con pulsazione $\omega \rightarrow$ passo al regime armonico introducendo i fasori complessi $V_\omega(x)$ e $I_\omega(x)$

$$\begin{cases} V(x,t) \rightarrow V_\omega(x) \\ I(x,t) \rightarrow I_\omega(x) \end{cases}$$

L'unico parametro è x !
Nel caso di scomposizione di un segnale con Fourier, $\forall \omega$ avrò un set di equazioni.

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) - l \frac{\partial I(x,t)}{\partial t} \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

Trasformo nel dominio delle frequenze

$$\begin{cases} \frac{dV_\omega(x)}{dx} = -(r + j\omega l)I_\omega(x) \\ \frac{dI_\omega(x)}{dx} = -j\omega cV_\omega(x) \end{cases}$$

Equazione dei telegrafisti
(con conduttanza $g=0$)

Questa equazione va scritta per ogni pulsazione ω !!

7

Sfruttiamo il fatto che, per una generica linea RLC (anche con una eventuale conduttanza g in parallelo al condensatore), si può dimostrare che per una linea **infinitamente lunga (cioè: senza onde riflesse)**

$$\frac{V_\omega(x)}{I_\omega(x)} = Z(\omega) \quad \text{impedenza generalizzata} \quad \text{dove} \quad Z(\omega) = \sqrt{\frac{r + j\omega l}{g + j\omega c}} \approx \sqrt{\frac{r + j\omega l}{j\omega c}}$$

non dipende dalla sezione x !!

e dove $V_\omega(x) = V_\omega(0)e^{-\underbrace{j\omega c(r + j\omega l)}_{\gamma(\omega)} x}$

$\gamma(\omega)$ costante di propagazione

Restringiamo l'analisi nel caso in cui $r \ll \omega l$ (caso di basse perdite)

In altre parole stiamo analizzando il comportamento alle alte frequenze (più alte di r/l)

$$Z(\omega) \approx \sqrt{\frac{j\omega l}{j\omega c}} = Z_0 = \sqrt{\frac{l}{c}} = \frac{1}{v_l c} = v_l l$$

In questo caso l'impedenza caratteristica è **reale e non dipende da ω**

8

In questo caso (cioè se $r \ll \omega l$) la costante di propagazione diventa

$$\gamma(\omega) = \sqrt{j\omega c(r + j\omega l)} \approx j\omega\sqrt{lc} + \frac{r}{2}\sqrt{\frac{c}{l}}$$

ricordando che $\begin{cases} v_l = \frac{1}{\sqrt{lc}} \\ Z_0 = \sqrt{\frac{l}{c}} \end{cases} \Rightarrow \gamma(\omega) \approx j\frac{\omega}{v_l} + \frac{r}{2Z_0}$

e dunque il potenziale risulta $V_\omega(x) = V_\omega(0)e^{-\gamma(\omega)x} = V_\omega(0)e^{-j\frac{\omega}{v_l}x} e^{-\frac{r}{2Z_0}x}$
 $= V_\omega(0)e^{-j\omega t_{fl}} e^{-\alpha x}$

- dove $t_{fl} = x/v_l$ è il **tempo di volo**
- dove $\alpha = r/(2Z_0)$ è la **costante di attenuazione**

9

$$V_\omega(x) = V_\omega(0)e^{-j\omega t_{fl}} e^{-\alpha x}$$

- Il potenziale presenta un termine di sfasamento nel dominio delle frequenze $e^{-j\omega t_{fl}} \rightarrow$ un **ritardo nel dominio del tempo** che dipende dalla posizione x (infatti $t_{fl} = x/v_l$)
- tale ritardo non dipende dalla frequenza $\rightarrow$ linea non dispersiva
- C'è un **termine di attenuazione esponenziale** $e^{-\alpha x}$: onda iniettata al tempo $t=0$ alla sezione $x=0$ raggiunge la generica sezione x con attenuazione che dipende dal rapporto tra resistività per unità di lunghezza r e l'impedenza caratteristica Z_0

TABLE 2.3. Key Properties of the Fourier Transformation

Time Function	Fourier Transform
$f(t)$	$F(j\omega)$
$df(t)/dt$	$j\omega F(j\omega)$
$\int_{-\infty}^t f(\tau) d\tau$	$\frac{1}{j\omega} F(j\omega) + \pi F(0)\delta(\omega)$
$f_1(t) * f_2(t)$	$F_1(j\omega) F_2(j\omega)$
$\int_{-\infty}^{\infty} f(t) ^2 dt$	$\frac{1}{2\pi} \int_{-\infty}^{\infty} F(j\omega) ^2 d\omega$
$f(t - t_0)$	$F(j\omega) e^{-j\omega t_0}$
$f(t) e^{j\omega_0 t}$	$F(j\omega - j\omega_0)$
$k_1 f_1(t) + k_2 f_2(t)$	$k_1 F_1(j\omega) + k_2 F_2(j\omega)$

- Visto che abbiamo assunto $r \ll \omega l$ stiamo facendo un'analisi in frequenza valida per "alte" frequenze.
 - $\rightarrow$ questo approccio non descrive completamente la linea di trasmissione e non è sufficiente per calcolare la risposta dell'interconnessione ad un gradino di tensione

10

- Tornando alla linea di lunghezza infinita con stimolo in ingresso dato da un gradino di potenziale, la tensione al tempo t e sezione x sarà data da:


$$V(x, t) = V_0[e^{-\alpha x} + f_{sl}(x, t)]u\left(t - \frac{x}{v_l}\right)$$

$$= V_0[e^{-\alpha x} + f_{sl}(x, t)]u(t - t_{fl})$$

$$u(y) \begin{cases} 0 & y \leq 0 \\ 1 & y \geq 0 \end{cases}$$

$f_{sl}(x, t)$ è una generica funzione lentamente variabile sulle scale temporali di un tempo di volo t_{fl} e tale che

$$\lim_{t \rightarrow \infty} [e^{-\alpha x} + f_{sl}(x, t)] \rightarrow 1$$



$V(x, t)$ è costituito da:

- una componente $V_0 e^{-\alpha x}$ che raggiunge x in un tempo t_{fl}
- una componente lenta $f_{sl}(x, t)$ che garantisce il raggiungimento di V_0 in un tempo sufficientemente lungo

11

Linea con forti perdite e a basse perdite

Fortemente dispersiva

$$e^{-\alpha L_{en}} < 0.08$$



$$\frac{rL_{en}}{2Z_0} > 2.5$$



$$L_{en} > 5 \frac{Z_0}{r}$$

poco meno del 10% dell'onda iniettata raggiunge l'uscita della linea in un tempo pari a t_{fl}

Basse perdite

$$e^{-\alpha L_{en}} > 0.78$$



$$\frac{rL_{en}}{2Z_0} < 0.25$$



$$L_{en} < \frac{Z_0}{2r}$$

quasi l'80% dell'onda iniettata raggiunge l'uscita della linea in un tempo pari a t_{fl}

12

Linea senza perdite

se $\frac{rL_{en}}{2Z_0} \ll 1 \rightarrow$ linea senza perdite/linea di trasmissione

con $Z_0 = \sqrt{\frac{l}{c}}$

L'equazione che descrive la linea di trasmissione sarà

$$\frac{\partial^2 V(x, t)}{\partial x^2} = \frac{1}{v_l^2} \frac{\partial^2 V(x, t)}{\partial t^2}$$

equazione delle onde

soluzioni generali

$$\begin{cases} V_f(x, t) = V\left(0, t - \frac{x}{v_l}\right) & \text{onda progressiva} \\ V_r(x, t) = V\left(x_r, t - \frac{x_r - x}{v_l}\right) & \text{onda regressiva} \end{cases}$$

x_r sezione della linea dove
viene iniettata l'onda
regressiva

La tensione ad una sezione della linea è sempre la sovrapposizione di un'onda progressiva e una regressiva pesata con opportuni coefficienti


13

NOTA

- ❑ La tensione ad una certa sezione della linea di lunghezza finita si comporta si comporta come se la linea fosse infinita fino all'istante in cui arriva la prima onda riflessa da una terminazione $\rightarrow$ infatti l'onda elettromagnetica si propaga ad una velocità finita e non può «sapere» cosa c'è davanti a se;
- ❑ Le forme d'onda sulla linea dipenderanno dalle condizioni con cui la linea viene eccitata e dal modo in cui viene terminata la linea
- ❑ Deriviamo un modello che ci consenta di studiare linee di lunghezza finita con riflessioni

14

Linea pilotata da un driver



SORGENTE $V_s = \frac{Z_0}{R_s + Z_0} V_0 = V_i$

GENERICO PUNTO $V_P = \frac{Z_0}{Z_0 + Z_0} 2V_i = V_i$

CARICO $V_{tL} = \frac{Z_L}{Z_0 + Z_L} 2V_i$

Tensione al carico: è la somma tra onda incidente V_i e onda V_{rL} riflessa dal carico verso la linea

$$V_{tL} = V_i + V_{rL}$$

15

$$V_{tL} = V_i + V_{rL} \rightarrow V_{rL} = V_{tL} - V_i = \frac{Z_L}{Z_0 + Z_L} 2V_i - V_i = \frac{Z_L - Z_0}{Z_L + Z_0} V_i = \rho_L V_i$$

ρ_L coefficiente di riflessione al carico



$$V_{tL} = V_i + V_{rL} = V_i(1 + \rho_L)$$

❑ Quando l'onda regressiva arriva alla sorgente, ci sarà un'altra riflessione


❑ Definiamo in coefficiente di riflessione alla sorgente $\rho_s = \frac{R_s - Z_0}{R_s + Z_0}$

L'onda V_{rs} riflessa alla sorgente verso la linea e quella V_{ts} trasmessa dalla linea alla sorgente saranno:

$$\begin{cases} V_{rs} = \rho_s V_i \\ V_{ts} = (1 + \rho_s) V_i \end{cases}$$


16

Esempio



$$\rho_L = \frac{Z_L - Z_0}{Z_L + Z_0} \rightarrow +1$$


$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0} \rightarrow -1$$



- ❑ Andamento oscillatorio al carico $\rightarrow$ indesiderato
- ❑ Definiamo il t_{stl} il **settling time** come tempo necessario affinché la tensione sul carico si mantenga entro un certo specificato intervallo intorno al valore di regime (esempio 10%)
- ❑ Un tempo t_{stl} maggiore del tempo di volo implica un ritardo non ottimo per il circuito perchè maggiore di quello strettamente indispensabile per la propagazione del segnale sulla linea

17


Adattamento al carico



$$\rho_L = \frac{Z_L - Z_0}{Z_L + Z_0} \rightarrow 0$$

$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0} \rightarrow -1$$



$$V_{tL}(t = t_{fl}) = V_s(t = 0)$$



- ❑ In un tempo di volo tutti i transistori sono esauriti e trasferiamo tutta la tensione al carico

18

Adattamento alla sorgente



$$\rho_L = \frac{Z_L - Z_0}{Z_L + Z_0} \rightarrow 1$$

$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0} \rightarrow 0$$

$$V_S(0) = \frac{V_0}{2}$$

$$V_{tL}(t = t_{fl}) = V_S(0) (1 + \rho_L) = V_0$$

$$V_{rL}(t = t_{fl}) = V_S(0) \rho_L = \frac{V_0}{2}$$

$$V_{tS}(t = 2t_{fl}) = V_S(0) + \frac{V_0}{2} (1 + \rho_S) = V_0$$

- In un tempo di volo tutti i transistori sono esauriti e trasferiamo tutta la tensione al carico

19


Linea come semplice capacità

- Quando possiamo considerare la linea come semplice capacità?
 - quando il tempo di salita e discesa del segnale in ingresso alla linea è grande rispetto a t_{fl}
- Consideriamo un driver con t_r il tempo di salita del segnale di ingresso alla linea pilotata dal driver

$$t_r > 2.5t_{fl} = 2.5 \frac{L_{en}}{v_l} = 2.5L_{en}\sqrt{lc} \quad \rightarrow \quad L_{en} < \frac{t_r}{2.5\sqrt{lc}} = \frac{v_l t_r}{2.5}$$

20

DIAGRAMMA A RETICOLO



□ Al carico arriveranno contributi a numeri dispari del tempo di volo, mentre alla sorgente a numeri pari del tempo di volo


$V_{tL}(nt_{fi})$ e $V_{tS}(2t_{fi})$ sono tensioni TRASMESSE al carico e sorgente rispettivamente. Non sono le tensioni assolute che ho in un determinato istante al carico o sorgente! (vedi prossima slide)

21


$$\begin{aligned}
 V_L(t) &= V_{tL}(t_{fi})u(t - t_{fi}) + \sum_{n=1}^{\infty} V_{tL}(t_{fi} + 2nt_{fi})u(t - (t_{fi} + 2nt_{fi})) \\
 &= (1 + \rho_L)V_{s0}u(t - t_{fi}) + \sum_{n=1}^{\infty} (1 + \rho_L)(\rho_s \rho_L)^n V_{s0}u(t - (t_{fi} + 2nt_{fi})) \\
 &= (1 + \rho_L)V_{s0}u(t - t_{fi}) + (1 + \rho_L)(\rho_s \rho_L)V_{s0}u(t - 3t_{fi}) + (1 + \rho_L)(\rho_s \rho_L)^2 V_{s0}u(t - 5t_{fi}) + \dots \\
 \\
 V_S(t) &= V_{s0}u(t) + \sum_{n=1}^{\infty} V_{tS}(2nt_{fi})u(t - 2nt_{fi}) \\
 &= V_{s0}u(t) + \sum_{n=1}^{\infty} (1 + \rho_s)\rho_s^{n-1}\rho_L^n V_{s0}u(t - 2nt_{fi})
 \end{aligned}$$

- Notiamo come, per definizione, i termini ρ_s e ρ_L hanno modulo minore di 1 $\rightarrow$ elevandoli a potenza diventano sempre più piccoli $\rightarrow$ ho una serie convergente
- Per avere convergenza più rapida, uno dei due coefficienti di riflessione deve tendere a zero $\rightarrow$ caso limite si ha quando $\rho_L = 0$ cioè non ho riflessione al carico

22



Driver troppo conduttivo



Driver poco conduttivo